[VHDL编程] daojishi

说明：基于VHDL编写的60S倒计时，可以设置倒计时开始时间， 重置倒计时，倒计时结束数码管会闪烁，蜂鸣器报警，quartus软件亲测可用。-60S-based VHDL, countdown, countdown start time can be set, reset the countdown, countdown to the end of the LED will blink, buzzer alarm, quartus software pro-test available.
<司维> 在 2025-12-20 上传 | 大小：1kb | 下载：0

[VHDL编程] huxideng

说明：基于VHDL的呼吸灯设计， 可设置4个频率分别为0.1 ，0.2，0.4 0.5MHZ，quartus软件亲测可用-VHDL-based design breathing light can be set to four frequencies were 0.1, 0.2,0.4 0.5MHZ, quartus software pro-test available
<司维> 在 2025-12-20 上传 | 大小：1kb | 下载：0

[VHDL编程] zuoye60

说明：基于VHDL的60S倒计时设计，附带数码管显示，倒计时完成后蜂鸣器报警-60S countdown VHDL-based design, with a digital display, the countdown is completed after the buzzer alarm
<司维> 在 2025-12-20 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog

说明：《verilog_数字系统设计课程》(第二版)思考题答案-" Verilog_ Digital System Design Course" (Second Edition) Questions answers. Rar
<李群> 在 2025-12-20 上传 | 大小：529kb | 下载：0

[VHDL编程] Video-and-Image-Processing-Suite

说明：视频图像处理方法介绍altera公司相关文章-Video image processing method described in
<李群> 在 2025-12-20 上传 | 大小：1.57mb | 下载：0

[VHDL编程] behavioral

说明：8:3 encoder using behavioral modeling
<priya> 在 2025-12-20 上传 | 大小：121kb | 下载：0

[VHDL编程] dataflow

说明：4:2 encoder using data flow modeling
<priya> 在 2025-12-20 上传 | 大小：58kb | 下载：0

[VHDL编程] structural

说明：4:2 ENCODER USING STRUCTURAL MODELING
<priya> 在 2025-12-20 上传 | 大小：52kb | 下载：0

[VHDL编程] CameraLink_Oserdes2_test

说明：40M时钟输入经过iserdes倍频到960M-input 40M o clock and output 960M
<sun> 在 2025-12-20 上传 | 大小：1.93mb | 下载：0

[VHDL编程] CLK_TEST

说明：VHDL实现的8分频程序，经测试，在板上运行成功-8 divided clock
<sun> 在 2025-12-20 上传 | 大小：1.28mb | 下载：0

[VHDL编程] VGA_256

说明：基于FPGA的VGA驱动，能在显示器上实现256色-FPGA-based VGA driver to achieve 256 colors on the display
<huang> 在 2025-12-20 上传 | 大小：588kb | 下载：0

[VHDL编程] 10010_xu_lie_jian_ce_qi

说明：基于FPGA的序列检测器，能检测10010序列-FPGA-based sequence detector can detect a sequence 10010
<huang> 在 2025-12-20 上传 | 大小：272kb | 下载：0