资源列表
[VHDL编程] 8051_test2
说明：简单的8051的内核测试，已经验证通过，VLOGER编写-8051 simple test of the core, has been adopted to verify, VLOGER prepared<聂周> 在 2025-06-16 上传 | 大小：1.39mb | 下载：0
[VHDL编程] Four-controllable-counter
说明：功能是（用Verilog语言的，内有比较详细的注释）： （1）计数器的功能是从0到9999计数，并能以十进制数的形式在七段数码管上显示出来(包括七段数码管显示模块). （2）该计数器有一个1个nclr和一个adj_plus端，在控制信号的作用下（见下表），计数器具有复位、增或减计数、暂停的功能。编写以上的程序的完整模块. 计数器的功能表 nclr adj_minus 功 能 0 0 复位为0 0 1 递增计数 1 0 递减计数 1 1 暂停计数 -Functi<mowensui> 在 2025-06-16 上传 | 大小：1.39mb | 下载：0
[VHDL编程] uml-2-pour-les-developpeur
说明：Ebook, UML 2 pour les developpeurs, bonne lecture<Kimi> 在 2025-06-16 上传 | 大小：1.39mb | 下载：0
[VHDL编程] par_in_ser_out
说明：并入串出寄存器，很好很强大。使用Verilog进行设计并用Modelsim成功仿真。-Into the string of registers, very very strong. With Verilog for design and simulation using Modelsim successfully.<iswl2009> 在 2025-06-16 上传 | 大小：1.39mb | 下载：0
[VHDL编程] MultiplierHDL_FPGA
说明：multiplier in hdl, this is a very good pdf.this is Implementation of 4 bit array multiplier using Verilog HDL and its testing on the Spartan 2 FPGA.<payam> 在 2025-06-16 上传 | 大小：1.39mb | 下载：0
[VHDL编程] MultiplierHDL_FPGA
说明：Implementation of 4 bit array multiplier using Verilog HDL<sandeep> 在 2025-06-16 上传 | 大小：1.39mb | 下载：0
[VHDL编程] MOTO3--bujin
说明：运行于Altera Cyclone FPGA平台,顶层为原理图方式，模块由VHDL编写的步进电机驱动程序。-Running on Altera Cyclone FPGA platform, the top of the schematic way, module consists of VHDL stepper motor driver.<qiao> 在 2025-06-16 上传 | 大小：1.39mb | 下载：1
[VHDL编程] S16_ADC
说明：用Verilog HDL语言编写的AD转换器，可以再Xilinx芯片实现，用ISE软件环境下开发-Using Verilog HDL language AD converter, you can then Xilinx chip, with the ISE software development environment<Shixuan Gou> 在 2025-06-16 上传 | 大小：1.39mb | 下载：0
[VHDL编程] 信号分析与处理——MATLAB语.part1
说明：① Verilog的抽象级别 ② Verilog的模块化设计 ③ 如何给端口选择正确的数据类型 ④ Verilog语言中latch的产生 ⑤ 组合逻辑反馈环 ⑥ 阻塞赋值与非阻塞赋值的不同 ⑦ FPGA的灵魂状态机 ⑧ 代码风格的重要性((1) the abstract level of Verilog The modular design of Verilog How to select the correct data type for the<mmelody > 在 2025-06-16 上传 | 大小：1.39mb | 下载：0