[VHDL编程] VerilogHDL_StepperMotor_control

说明：采用Verilog HDL语言编写的步进电机位置系统，实现步进电机的定速、加速、减速、定位，且速率和加减速度都能做到连续可调的程序，对控制类相关的学习者价值很高-Using Verilog HDL language of the stepper motor position system, stepper motor speed, acceleration, deceleration, positioning, and speed and can do addition and subtract
<廖耿耿> 在 2025-06-20 上传 | 大小：1.4mb | 下载：0

[VHDL编程] VHDL_2Ddwt_ALL

说明：這是一個DWT的Verilog code,它的主要功用是PC與FPGA之間的DWT程序的溝通與傳輸-This is a DWT of the Verilog code, its main function is between the PC and FPGA communication DWT procedures and transmission
<chiahao> 在 2025-06-20 上传 | 大小：1.4mb | 下载：0

[VHDL编程] FFT

说明：讲解快速傅里叶变换--FFT快速算法的文章。-On Fast Fourier Transform- FFT fast algorithm for the article.
<lixu> 在 2025-06-20 上传 | 大小：1.4mb | 下载：0

[VHDL编程] FPGA_Clk

说明：基于Cyclone EP1C6240C8 FPGA的时钟产生模块。主要用于为FPGA系统其他模块产生时钟信号。采用verilog编写。 使用计时器的方式产生时钟波形。 提供对于FPGA时钟的偶数分频、奇数分频、始终脉冲宽度等功能。-Based on Cyclone EP1C6240C8 FPGA' s clock generator module. Is mainly used for the FPGA system clock signal generated in other
<icemoon1987> 在 2025-06-20 上传 | 大小：1.4mb | 下载：0

[VHDL编程] CircuitAnalysisDemystified

说明：i want the projects on verilog please post them
<pavan> 在 2025-06-20 上传 | 大小：1.4mb | 下载：0

[VHDL编程] an483

说明：The Altera® Triple Speed Ethernet (TSE) data path reference design provides a sample SOPC Builder system using the Altera TSE MegaCore® function with two serial transceivers. This reference design demonstrates the operation of the Alte
<Han> 在 2025-06-20 上传 | 大小：1.4mb | 下载：1

[VHDL编程] DDS

说明：Quartus环境下，使用VHDL语言和IP核进行的通用DDS设计。-Quartus environment, general DDS design using VHDL and IP cores.
<> 在 2025-06-20 上传 | 大小：1.4mb | 下载：0

[VHDL编程] 02-NEC_1999_B

说明：数字有效值电压表（1999年B题）,本例程的rst(复位)键位于拨码开关的第1位(最右边),高电平有效。-Digital rms voltmeter Problem B (1999), the routine rst (reset) button is located in one of the DIP switch (far right), active high.
<艾米丽> 在 2025-06-20 上传 | 大小：1.4mb | 下载：0

[VHDL编程] The-state-machine-sequence-detector

说明：状态机实现序列检测器。设计一个一个左移移位寄存器，用硬件设备上的两个拔码开关，预置一个8位二进制数作为待检测码，随着时钟逐步输入序列检测器，8个脉冲后检测器输出结果。-The state machine sequence detector. Design a left shift register, two on the hardware DIP switch and preset an 8-bit binary number as to be detected code, as the clo
<clementkv> 在 2025-06-20 上传 | 大小：1.4mb | 下载：0

[VHDL编程] datread_display

说明：基于FPGA系统数字温湿度传感器显示程序-Digital temperature and humidity sensor display FPGA program
<卢雪梅> 在 2025-06-20 上传 | 大小：1.4mb | 下载：0

[VHDL编程] FPGA

说明：FPGA中数字收发机设计，包括了编码解码，调制解调，串口收发-Digital transceiver design
<yuze wang> 在 2025-06-20 上传 | 大小：1.4mb | 下载：0

[VHDL编程] vhdlcode

说明：mutibit flipflop for combining 50ff s in a single clock
<navaneethan> 在 2025-06-20 上传 | 大小：1.4mb | 下载：0