[VHDL编程] FIFO_EMIF

说明：实现FPGA通过EMIF总线给DSP定期发送数据的功能-FPGA implementation through the EMIF bus regularly send data to the DSP function
<徐成发> 在 2025-06-17 上传 | 大小：1.41mb | 下载：0

[VHDL编程] Keyboard-and-mouse-Verilog

说明：Keyboard and mouse-Verilog
<shiquan> 在 2025-06-17 上传 | 大小：1.41mb | 下载：0

[VHDL编程] VHDL

说明：正弦信号发生器具有频率调节功能。采用VHDL编程实现。-Sinusoidal signal generator with a frequency adjustment function. Using VHDL programming.
<朱广利> 在 2025-06-17 上传 | 大小：1.41mb | 下载：0

[VHDL编程] CPU

说明：用VHDL设计的cpu 用微指令方法设计 通过rom查表的方式进行设计-Cpu design with VHDL designed by microinstructions way through the design of look-up table rom
<束佳云> 在 2025-06-17 上传 | 大小：1.41mb | 下载：0

[VHDL编程] VGA_CTL

说明：通过VGA显示一个汉字，用verilog编写，属于进阶实验-Through a VGA display Chinese characters, written with verilog, are advanced experimental
<林爻> 在 2025-06-17 上传 | 大小：1.41mb | 下载：0

[VHDL编程] Digital-Clock

说明：基于FPGA 的数字时钟SHEJI-Digital Clock in the FPGA
<lichenhai> 在 2025-06-17 上传 | 大小：1.41mb | 下载：0

[VHDL编程] FPGA

说明：FPGA Component Libraries
<Vic> 在 2025-06-17 上传 | 大小：1.41mb | 下载：0

[VHDL编程] LabVHDL_10-12

说明：fpga clock alarm time-fpga clock alarm time
<fpga> 在 2025-06-17 上传 | 大小：1.41mb | 下载：0

[VHDL编程] FIFO2

说明：用verilog HDL语言编写的fifo存储器源文件 -Using Verilog language HDL FIFO memory source file
<王浩宇> 在 2025-06-17 上传 | 大小：1.41mb | 下载：0

[VHDL编程] millisecond_counter

说明：基于Spartan6写的fpga秒表，可以在七段译码管上显示，而且用按键来实现秒表的计时开始，停止，累加。而且该项目是移动信息工程学院的课程项目之一，希望对有需要的人有帮助-Fpga based Spartan6 write stopwatch that can be displayed on the seven-segment decoder pipes, and use the keys to achieve the stopwatch start, stop, accumulate. An
<huangchuchuan> 在 2025-06-17 上传 | 大小：1.41mb | 下载：0

[VHDL编程] 02_FPGA_Emulation_ITRI

说明：FPGA Emulation guide with EVS6 FPGA Board
<王俊霖> 在 2025-06-17 上传 | 大小：1.41mb | 下载：0

[VHDL编程] AD9280-

说明：进阶实验_15_AD[AD9280] ：采集模拟输入，电压动态显示在数码管 - 副本-Advanced Experimental _15_AD [AD9280]: acquire analog input voltage dynamic display digital tube- copy
<liweidi> 在 2025-06-17 上传 | 大小：1.41mb | 下载：0