[VHDL编程] rs232

说明：用verilog实现的RS232时序控制，完整可以使用的-RS232 verilog implementation with timing control, you can use the full
<wangjinghui> 在 2025-12-23 上传 | 大小：1.86mb | 下载：0

[VHDL编程] PCI_Express_Base_11

说明：PCIe Block document -PCIe Block document 11
<zia> 在 2025-12-23 上传 | 大小：1.86mb | 下载：0

[VHDL编程] uart

说明：程序实现串口的收发功能，有波特率定时模块，数据发送模块，数据接收模块-It is easy to understand.
<haohao> 在 2025-12-23 上传 | 大小：1.86mb | 下载：0

[VHDL编程] FIR-design

说明：FIR滤波器设计的一些论文资料，对于设计FIR滤波器比较有帮助-Some of the papers FIR filter design information, design of FIR filters for more helpful
<red> 在 2025-12-23 上传 | 大小：1.86mb | 下载：0

[VHDL编程] Quartus-II-Design-modelsim

说明：
<adin> 在 2025-12-23 上传 | 大小：1.86mb | 下载：0

[VHDL编程] fifo

说明：使用verilog实现FIFO，包含所有工程文件。-Verilog implementation using FIFO, includes all project files.
<于志宏> 在 2025-12-23 上传 | 大小：1.86mb | 下载：0

[VHDL编程] SJCJVC

说明：初始化USB控制芯片，实现FIFO模式传输-Initialize the USB controller chip, the FIFO mode transfer
<CHEN HAO> 在 2025-12-23 上传 | 大小：1.86mb | 下载：0

[VHDL编程] dot-matrix-display

说明：1、 了解点阵字符产生和显示原理和系统的16*16点阵的工作机理。 2、 加强对总线产生、地址定位的CPLD实现方法的理解。 3、 掌握在FPGA中调用ROM的使用方法。 -1 for dot matrix character generator and display principles and systems 16* 16 dot matrix working mechanism. 2, to strengthen the bus generation, address loca
<于治成> 在 2025-12-23 上传 | 大小：1.86mb | 下载：0

[VHDL编程] fpga

说明：自己写的一个基于quartus ii12.0的一个建立工程及通过modelsim仿真的一个图文教程。提供大家参考。-To write a quartus ii12.0-based engineering and through establishment of a modelsim simulation of a graphic tutorial. Provide your reference.
<周乐培> 在 2025-12-23 上传 | 大小：1.86mb | 下载：0

[VHDL编程] FPGA中针对Biss通讯协议解码VHDL语言源码.rar

说明：BISS通讯协议的VHDL实现，别人写的，内容很丰富
<2594357508@qq.com> 在 2013-06-01 上传 | 大小：1.86mb | 下载：0

[VHDL编程] Tetris_1

说明：verilog HDL编写的俄罗斯方块程序，包含游戏控制，得分统计，VGA，PS2键盘控制等模块-verilog HDL Tetris program, including game control, Won, VGA, PS2 keyboard control modules
<张文> 在 2025-12-23 上传 | 大小：1.86mb | 下载：0

[VHDL编程] PCIIP-core

说明：基于FPGA的PCI ip core 设计源代码，里面包含所有的fifo,状态机源代码，drives 驱动源代码。-“fifo_control.v” Module FIFO_CONTROL includes control logic for single FIFO. It consists of read and write address generation and full, almost full, empty and almost empty status generatio
<chen> 在 2025-12-23 上传 | 大小：1.86mb | 下载：0