资源列表
[VHDL编程] rs232
说明:用verilog实现的RS232时序控制,完整可以使用的-RS232 verilog implementation with timing control, you can use the full<wangjinghui> 在 2025-06-22 上传 | 大小:1.86mb | 下载:0
[VHDL编程] PCI_Express_Base_11
说明:PCIe Block document -PCIe Block document 11<zia> 在 2025-06-22 上传 | 大小:1.86mb | 下载:0
[VHDL编程] FIR-design
说明:FIR滤波器设计的一些论文资料,对于设计FIR滤波器比较有帮助-Some of the papers FIR filter design information, design of FIR filters for more helpful<red> 在 2025-06-22 上传 | 大小:1.86mb | 下载:0
[VHDL编程] dot-matrix-display
说明:1、 了解点阵字符产生和显示原理和系统的16*16点阵的工作机理。 2、 加强对总线产生、地址定位的CPLD实现方法的理解。 3、 掌握在FPGA中调用ROM的使用方法。 -1 for dot matrix character generator and display principles and systems 16* 16 dot matrix working mechanism. 2, to strengthen the bus generation, address loca<于治成> 在 2025-06-22 上传 | 大小:1.86mb | 下载:0
[VHDL编程] FPGA中针对Biss通讯协议解码VHDL语言源码.rar
说明:BISS通讯协议的VHDL实现,别人写的,内容很丰富<2594357508@qq.com> 在 2013-06-01 上传 | 大小:1.86mb | 下载:0
[VHDL编程] PCIIP-core
说明:基于FPGA的PCI ip core 设计源代码,里面包含所有的fifo,状态机源代码,drives 驱动源代码。-“fifo_control.v” Module FIFO_CONTROL includes control logic for single FIFO. It consists of read and write address generation and full, almost full, empty and almost empty status generatio<chen> 在 2025-06-22 上传 | 大小:1.86mb | 下载:0
[VHDL编程] shumaguan
说明:数码管通常是由多个发光二极管封装在一起组成“8”字型的器件,数码管特定的段加上电压后,这些特定的段就会发亮,显示出特定信息的显示器!-The digital tube is usually composed of a plurality of light emitting diodes together to form a 8 type of device, digital tube specific segment plus voltage, these specific segments<吴立> 在 2025-06-22 上传 | 大小:1.86mb | 下载:0