[VHDL编程] S12_AudioLoopback_DAV_MIC

说明：从MIC输入一段音频然后，再从AOUT的接口播放出来的verilog 的代码-Input from the MIC for some audio and then AOUT interface from broadcast in the Verilog code
<zl.yin> 在 2025-06-21 上传 | 大小：2.3mb | 下载：0

[VHDL编程] edk_for_busy_people

说明：XILINX 出品 EDK快速学习资料。 EDK在 Xilinx FPGA上构架一个CPU软核， 以提高整个系统的灵活性，和可扩展性。-EDK document by Xilinx. EDK is used to build a soft CPU Core on XILINX FPGA.
<seiya> 在 2025-06-21 上传 | 大小：2.31mb | 下载：0

[VHDL编程] tes_amp_80_0314

说明：基于dsp builder的数字下变频器，IP核做的-digital down converter,degigned in matlab
<hcq> 在 2025-06-21 上传 | 大小：2.3mb | 下载：0

[VHDL编程] traffic_3

说明：vhdl语言编写的红绿灯控制系统，分红黄绿灯和直行，左右转的状态，已调通-language vhdl traffic light control system, dividends yellow green and straight, turn around the state, has been transferred Qualcomm
<xuhongteng> 在 2025-06-21 上传 | 大小：2.3mb | 下载：0

[VHDL编程] Playing_FPGA_

说明：玩转FPGA，2008 Altera亚洲创新设计大赛文章，从一个新颖的角度，介绍与描述了FPGA的原理、设计方法与技巧等，看完后会对FPGA有一个新的认识。-Playing FPGA, 2008 Altera Asia Innovation Design Contest article, from a novel point of view, introduction and describes the principle of FPGA design methods and technique
<张永杰> 在 2025-06-21 上传 | 大小：2.31mb | 下载：0

[VHDL编程] LEARNFPGA

说明：学习FPGA的很好的材料，可以使你更深入的了解FPGA的关键技术-FPGA' s good to learn the material, can make you a better understanding of the key technologies FPGA
<Zhaochunsheng> 在 2025-06-21 上传 | 大小：2.31mb | 下载：0

[VHDL编程] auk_rtprx-v3.1.0.tar

说明：The Altera(R) RTP Receiver function implements a buffer for received RTP packets. Duplicated and re-ordered packets are corrected. Missing packets can be fixed using Pro-MPEG Code of Practice #3 Forward Error Correction
<Seok Hoon Shin> 在 2025-06-21 上传 | 大小：2.31mb | 下载：0

[VHDL编程] full_duplex_connection_19200_16

说明：全双工串口通信VHDL代码 已在quartus2上仿真验证 波特率19200 16倍频-Full-duplex serial communication already in quartus2 on VHDL code simulation validation baud rate 19200 16 octave
<刘苇> 在 2025-06-21 上传 | 大小：2.31mb | 下载：0

[VHDL编程] gray

说明：基于Verilog的GRAY计数器。以及测试文件，在simulation的文件件中的top文件。-Based on Verilog, GRAY counter. And test files, the files in the simulation of the top pieces of the file.
<栾帅> 在 2025-06-21 上传 | 大小：2.31mb | 下载：0

[VHDL编程] fifo

说明：异步FIFO是一种先进先出的电路，使用在需要产时数据接口的部分，用来存储、缓冲在两个异步时钟之间的数据传输。- Asynchronous FIFO is the electric circuit which one kind advanced leaves first, uses when needs to produce data interface s part, uses for to save, the cushion between two asynchronous clock s d
<刘颖> 在 2025-06-21 上传 | 大小：2.3mb | 下载：0

[VHDL编程] FPGA-debugging-techniques

说明：FPGA常用调试技术，对ISE中各种错误的详解。-FPGA debugging techniques used on a variety of errors in the Detailed ISE.
<陈> 在 2025-06-21 上传 | 大小：2.31mb | 下载：0

[VHDL编程] debugging-of-FPGA

说明：以ISE为例，介绍FPGA的高级调试技术，中文，适合具有一定基础的-The ISE as an example, advanced debugging of FPGA technology, Chinese, has a certain foundation for
<王程序> 在 2025-06-21 上传 | 大小：2.31mb | 下载：0