资源列表

« 1 2 ... .16 .17 .18 .19 .20 3721.22 .23 .24 .25 .26 ... 4310 »

[VHDL编程ARM_37numbers_32bits

说明:ARM架构下的32位37个寄存器组的verilog源码-ARM architecture 32 37 register banks verilog source
<daniel> 在 2025-06-21 上传 | 大小:2kb | 下载:0

[VHDL编程elec_lock

说明:验证电子密码锁,具有密码设置,键盘扫描,键盘消抖,和万能密码等功能-Verify electronic locks, have a password set, keyboard, keyboard debounce, and universal passwords and other functions
<taoyouwu> 在 2025-06-21 上传 | 大小:2kb | 下载:0

[VHDL编程AHBArbiter

说明:AMBA ahb总线协议的arbiter模块源代码,verilog编写,适合新手学习使用。-this is a code of AMBA AHB arbiter protocol in verilog
<doody> 在 2025-06-21 上传 | 大小:2kb | 下载:0

[VHDL编程FPGA00Verilog

说明:该文件能够用verilog语言实现FPGA与电脑的串口通信,高效准确。-This file can use verilog language implementation of FPGA and computer serial port communication.
<qiuxiaohui> 在 2025-06-21 上传 | 大小:2kb | 下载:0

[VHDL编程clock

说明:用verilog编写的电子钟,里面用各个模块实现,使七段数码管上显示小时和分钟,读秒用数码管的点表示-Using verilog electronic clock, with each module inside, so the seven-segment digital display hours and minutes on the tube, with the point of a digital countdown said tube
<王赛捷> 在 2025-06-21 上传 | 大小:2kb | 下载:0

[VHDL编程32bit_add

说明:32位进位选择加法器 用四位先行进位加法器扩展成32位二进制加法器-32 carry select adder Used four carry-lookahead adder extended to 32-bit binary adder
<xdx> 在 2025-06-21 上传 | 大小:2kb | 下载:0

[VHDL编程15_pwm

说明:黑金开发板配套程序15,PWM的使用,与大家分享。-Black gold development board supporting program 15, PWM used to share with you.
<张三> 在 2025-06-21 上传 | 大小:2kb | 下载:0

[VHDL编程PtoS

说明:在quartus中用vhdl语言实现了数据的串并变换,变换的位宽为7位位宽。-Achieve a data string and transform 7-bit wide
<唐利翰> 在 2025-06-21 上传 | 大小:2kb | 下载:0

[VHDL编程textfilereading1

说明:It is a VHDL code for Text file reading which reads a code for In.txt file and which produces output in out.txt file by IEEE file read and writing lecture.
<bhado> 在 2025-06-21 上传 | 大小:2kb | 下载:0

[VHDL编程119128662CORDIC_ATAN

说明:cordic算法实现ATAN函数 FPGA实现-ATAN function cordic algorithm FPGA Implementation
<张哲> 在 2025-06-21 上传 | 大小:2kb | 下载:0

[VHDL编程Lift9

说明:九层楼的自动电梯控制系统,可以实现自动关门,开门,等待,等电梯正常功能。-Lift Controller of 9 floors
<高泽龙> 在 2025-06-21 上传 | 大小:2kb | 下载:0

[VHDL编程ddr_top

说明:verilog语言ddr3读写程序,axi总线协议,用于ddr3读写测试-ddr3 read and write
<冯鲲鹏> 在 2025-06-21 上传 | 大小:2kb | 下载:0
« 1 2 ... .16 .17 .18 .19 .20 3721.22 .23 .24 .25 .26 ... 4310 »

源码中国 www.ymcn.org