[VHDL编程] pc_cal

说明：VHDL code calculation system
<Rakhun> 在 2025-06-22 上传 | 大小：2.49mb | 下载：0

[VHDL编程] NIOSIIEverthing

说明：ALtera公司的NIOSII的入门资料，对于初学者很有指导意义，欢迎下载。-ALtera entry NIOSII company information very instructive for beginners, are welcome to download.
<iyoung> 在 2025-06-22 上传 | 大小：2.49mb | 下载：0

[VHDL编程] Xilinx

说明：非常详细的介绍了ISE软件的使用，以及如何生成可烧录文件，如何将烧录文件下载到Xilinx开发板，非常傻瓜式的操作。-Very detailed descr iption of the ISE software to use, and how to generate a recordable document, how to burn files downloaded to the Xilinx development board, a very fool-operation.
<> 在 2025-06-22 上传 | 大小：2.49mb | 下载：0

[VHDL编程] EasyFPGA060_Routine_RAM

说明：EasyFPGA060 RAM实验例程与文档-EasyFPGA060 RAM test routines and documentation
<davidpudn> 在 2025-06-22 上传 | 大小：2.49mb | 下载：0

[VHDL编程] design-of-CAN-based-on-VHDL

说明：基于Verilog+HDL设计CAN控制器,详细介绍各功能模块的设计。本论文的重点是CAN总线通信控制器的前端设计。即用Verilog HDL语言完成CAN协议的数据链路层的RTL级设计，实现其功能，并且能够在FPGA开发平台Quartos上通过仿真验证，证明其正确性-Verilog+ HDL-based design of CAN controller, detailed design of each functional module. This paper focuses on the C
<chen xinwei> 在 2025-06-22 上传 | 大小：2.49mb | 下载：0

[VHDL编程] elevator

说明：两部3层电梯最基本功能源代码，含电梯运行情况判断和led显示-Two 3-story elevator basic function source code, including lift operation to determine and led display
<楚淮汐> 在 2025-06-22 上传 | 大小：2.49mb | 下载：0

[VHDL编程] chuankoutiaoshi

说明：串口RS232的通信时序和逻辑设计，实现数据FGPA与PC之间数据的相互传输-RS232 serial port communications timing and logic design, the mutual transfer of data between FGPA and PC data
<damen> 在 2025-06-22 上传 | 大小：2.49mb | 下载：0

[VHDL编程] FXY4568_LM75A

说明：温度检测 LM75A I2C串口通信协议 -Temperature detection
<fan> 在 2025-06-22 上传 | 大小：2.49mb | 下载：0

[VHDL编程] AD9850

说明：AD9850 DDS芯片ARM控制处理器代码-DDS chip AD9850 ARM controller code
<liam> 在 2025-06-22 上传 | 大小：2.5mb | 下载：0

[VHDL编程] msp430f5529_usb_pc

说明：一个单片机与PC通过串口通讯的实验，单片机型号是msp430f5529-A single chip computer and PC through the serial port communication experiment, single-chip model is msp430f5529
<tanxiaoyao> 在 2025-06-22 上传 | 大小：2.49mb | 下载：0

[VHDL编程] DDS_sin

说明：这是一个用Verilog编写的以实现DDS功能的程序，包含了正弦、方波、锯齿波。-This is a Verilog written procedures to implement DDS functions, including sine, square wave, sawtooth.
<zhijun> 在 2025-06-22 上传 | 大小：2.5mb | 下载：0

[VHDL编程] vhdl_synthesis

说明：vhdl_synthesis.rar ( vhdl_book )
<commando > 在 2025-06-22 上传 | 大小：2.49mb | 下载：0