[VHDL编程] MVHDL

说明：本程式為並列flash ROM之控制程式, 可將flash rom的資料讀出後, 經過CPLD controller將圖檔轉成VESA影像訊號, 輸出至螢幕, 本程式已經過硬體驗證-the parallel program for controlling flash ROM programs, rom flash can be read out information, After drawing CPLD controller will turn into VESA video signal
<明華> 在 2025-06-17 上传 | 大小：4.75mb | 下载：0

[VHDL编程] VHDL

说明：VHDL Sysnthesis book
<Ravindra> 在 2025-06-17 上传 | 大小：4.75mb | 下载：0

[VHDL编程] verilogdesign

说明：硬件描述语言设计相关的一些经典文章，包括国外大学的经典教案，和一些设计指导-verilog design
<王旭宝> 在 2025-06-17 上传 | 大小：4.75mb | 下载：0

[VHDL编程] sopc_builder_tutorial

说明：This application ready to run about use altera monitor program with de2 sample processor
<mhsz> 在 2025-06-17 上传 | 大小：4.76mb | 下载：0

[VHDL编程] Verilog_HDL_Synthesis_A_Practical_Primer

说明：verilog综合经典教程，verilog标准制定人写的书，推荐-verilog synthesis classic tutorials, verilog standard-setting people write books, recommended
<huizi> 在 2025-06-17 上传 | 大小：4.75mb | 下载：0

[VHDL编程] VerilogHDL_Synthesis

说明：VerilogHDL_Synthesis_A_Practical_Primer，一本经典的verilog教程，详细介绍了可综合的verilog，对于做硬件的很有帮助-VerilogHDL_Synthesis_A_Practical_Primer, a classic verilog tutorial introduces synthesizable verilog, very helpful for the hardware to do
<曾健林> 在 2025-06-17 上传 | 大小：4.75mb | 下载：0

[VHDL编程] Verilog-HDL-Synthesis

说明：学习如何使用Verilog HDL综合，进行时序分析-Verilog HDL Synthesis A Practical Primer
<cuixx> 在 2025-06-17 上传 | 大小：4.75mb | 下载：0

[VHDL编程] sin_producer

说明：VERILOG语言，查找表方法 实现了 典型的 正弦波 发生器-verilog sin signal producer
<liujia> 在 2025-06-17 上传 | 大小：4.75mb | 下载：0

[VHDL编程] Verilog_HDL_Synthesis_J_Baskar

说明：its describes about vhdl code,syntax etc
<ssiet> 在 2025-06-17 上传 | 大小：4.75mb | 下载：0

[VHDL编程] RS232

说明：此代码已在实验板上验证，波特率9600，时钟50MHz。-This code has been verified in the experimental panel, 9600 baud, clock 50MHz.
<lida> 在 2025-06-17 上传 | 大小：4.75mb | 下载：0

[VHDL编程] VHDL_signal

说明：运用VHDL基于FPGA的信号控制，进行去抖动等操作，从而实现对功能的控制-VHDL signal
<YH> 在 2025-06-17 上传 | 大小：4.75mb | 下载：0

[VHDL编程] DDS -changed

说明：DDS技术实现波形产生代码，可以编译下载学习使用！(DDS generate diagram program)
<shilj> 在 2025-06-17 上传 | 大小：4.76mb | 下载：0