资源列表
[VHDL编程] clock_finish
说明:基于quartus2的数字时钟,时间可调-Based quartus2 digital clock, time is adjustable. . . . .<aaaajjjj> 在 2025-06-10 上传 | 大小:5.93mb | 下载:0
[VHDL编程] BASE-PAPER
说明:this files contains base papers for vlsi<siva> 在 2025-06-10 上传 | 大小:5.95mb | 下载:0
[VHDL编程] mp3play
说明:基于FPGA设计的MP3播放器。可播放SD卡上存储的MP3音频界面。并且在TFT上显示-failed to translate<qiangzhang> 在 2025-06-10 上传 | 大小:5.92mb | 下载:0
[VHDL编程] ML_506_3_lcd_1602
说明:lcd1602的四线控制的verilog源码,在ML506平台上已经通过验证-The lcd1602 four-line control of Verilog source code which has been verified on the ML506 platform.<xuechao> 在 2025-06-10 上传 | 大小:5.93mb | 下载:0
[VHDL编程] sopc_seg_2c20
说明:基于SOPC实现数码管的动态扫描显示 四位一体数码管-Based on SOPC implementation of digital control of dynamic scanning display<yinyangang> 在 2025-06-10 上传 | 大小:5.95mb | 下载:0
[VHDL编程] mp3_player
说明:用vhdl结合sopc编写的MP3的程序 可以在硬件上跑通 包含仿真程序-Written in conjunction with vhdl MP3 sopc program can run on the hardware via emulation program included<li> 在 2025-06-10 上传 | 大小:5.93mb | 下载:0
[VHDL编程] sp6ex14
说明:verilog,ISE工程。倒车雷达实例,每100ms产生1个超声波测距模块所需的10us高脉冲激励,并用数码管以16进制数据显示经过滤波处理的回响信号的高脉冲计数值(以10us为单位),与此同时,蜂鸣器根据障碍物远近,也会相应的发出不同频率的响声。-verilog, ISE project. Reversing radar instance, every 100ms high pulse generating 10us required an ultrasonic ranging module<lyg> 在 2025-06-10 上传 | 大小:5.94mb | 下载:0
[VHDL编程] DDS30k
说明:在quartus开发平台基于直接数字频率合成技术利用Verilog语言实现正弦信号和三角波信号发生(Verilog was used to generate sine and triangle wave signals based on direct digital frequency synthesis in quartus development platform.)<gmj3841168> 在 2025-06-10 上传 | 大小:5.93mb | 下载:0
[VHDL编程] ug331 Spartan-3 系列 FPGA 中文用户指南
说明:官方手册ug331的中文版 本用户指南为客户使用 Spartan?-3 FPGA 系列各平台 (Spartan-3、Spartan-3E、 Spartan-3A、Spartan-3AN 和 Spartan-3A DSP FPGA 平台)的架构功能提供指导。本文 综合了各平台的技术文档,以便于了解其中异同,同时减少多种资料来源的内容重复。这些平台是新设计的补充解决方案。(ug331 Spartan-3 Generation FPGA User Guide)<xtp1230> 在 2025-06-10 上传 | 大小:5.92mb | 下载:0