[VHDL编程] Verilog_example_of_pulse_width_modulation

说明：学习verilog的一些资料。是脉宽调制控制的题目，以及源码和仿真文件。感觉代码风格还不错，可以学习一下。-Verilog study some of the information. Pulse width modulation control are the subject, as well as the source code and simulation files. Feel good style of code, you c
<nothing> 在 2025-05-31 上传 | 大小：6.01mb | 下载：0

[VHDL编程] B_PON_ONU_VHDL

说明：ATM-PON ONU vhdl proj. file good luck
<mr.jeon> 在 2025-05-31 上传 | 大小：6.02mb | 下载：0

[VHDL编程] UART-CPLD

说明：使用VHDL在CPLD上设计UART的一个项目-VHDL design UART
<yuyue> 在 2025-05-31 上传 | 大小：6.01mb | 下载：0

[VHDL编程] shuzixiabianpin

说明：数字下变频中cic滤波器，级联三级，主要功能是抽取滤波，及重要参考资料，包括数字下变频论文-Digital down conversion of cic filter, cascade three-level main function is to extract the filter, and important reference materials, including digital down conversion papers
<adam1988223> 在 2025-05-31 上传 | 大小：6.01mb | 下载：0

[VHDL编程] NIOSII

说明：途过图文幵茂癿形弅展现给读者，内容详绅充实，由浅入深，逐步探索NIOS II技术，特删适吅NIOS II癿刜学者阅读-Way too graphic to show Fen Jian Mao Qie shaped to readers, details of the gentry to enrich the content, progressive approach to gradually explore NIOS II techno
<王光兴> 在 2025-05-31 上传 | 大小：6mb | 下载：0

[VHDL编程] Electronic-Clock_1.11

说明：用quartusii 设计的电子钟原型文件-Electronic clock with quartusii prototype file design
<林培豪> 在 2025-05-31 上传 | 大小：6.01mb | 下载：0

[VHDL编程] SD_Card_Audio_new

说明：fpga工程，读取卡上存的音频，verilog,大家分享指正-failed to translate
<qiangzhang> 在 2025-05-31 上传 | 大小：6mb | 下载：0

[VHDL编程] Ecar

说明：基于FPGA的一个小游戏，在VGA上实现赛车游戏,开发版型号为ANVYL燧石，在Xilinx ISE环境下编译-An FPGA-based games, racing games on the realization VGA, Developer Edition model ANVYL flint, compiled under Xilinx ISE environment
<梅木每> 在 2025-05-31 上传 | 大小：6.01mb | 下载：1

[VHDL编程] dianzhen1616

说明：16*16点阵动态滚动显示VHDL四个字母 共有5个模块，4个子模块，top是顶层模块 1.control，产生地址信号，用来读取数据 2.data_store,64组数据，4*16，根据输入地址来输出对应的数据 3.freq，分频模块，由50M主时钟进行分频，得到系统所需的各个频率 4.display,控制点阵模块，将得到的数据进行输出-display VHDL on 16*16 dot matrix
<maxiaobo> 在 2025-05-31 上传 | 大小：6.03mb | 下载：0

[VHDL编程] Filterfgfftd

说明：LIBRARY ieee USE ieee.std_logic_1164.ALL library work use work.fft_pkg.all
<goreng> 在 2025-05-31 上传 | 大小：6.02mb | 下载：0

[VHDL编程] pl_int

说明：Zturn board basic board init.
<ratfink > 在 2025-05-31 上传 | 大小：6.02mb | 下载：0

[VHDL编程] dif

说明：FPGA设计中，实现基准时钟的分频模块，该模块是将外围电路中所提供的50MHZ将其分频，对时钟模块作用后产生一秒一秒的时钟信号，另外对显示模块的计数器提供时钟实现显示模块的扫描功能。(The design of FPGA, the reference clock frequency module, this module is provided in the peripheral circuit of the 50MHZ frequen
<i belive> 在 2025-05-31 上传 | 大小：6.02mb | 下载：0