资源列表
[VHDL编程] cw
说明:用ip核设计的信号发生程序,altera的 用ip核设计的信号发生程序,altera的 用ip核设计的信号发生程序,altera的 用ip核设计的信号发生程序,altera的-signal source for altera by ip coresignal source for altera by ip coresignal source for altera by ip coresignal source for altera by ip coresignal source for alte<李芳> 在 2025-06-17 上传 | 大小:11.96mb | 下载:0
[VHDL编程] VHDL-Made-Easy
说明:Intended for both hardware and sofware designers interested in learning VHDL.HDL (Hardware Descr iption Languages) expertise is a critical, distinguishing skill that is essential to a successful career as an electronics designer. With the booming com<impavide> 在 2025-06-17 上传 | 大小:12.01mb | 下载:0
[VHDL编程] Verilog-design-and-identify-book
说明:找到这本书的完整版了。呵呵,贴出来和大家共享。这是本好书,我买了一本作为Verilog的参考书。这本书语法部分集中,便于查阅,此外讲了很多实用的设计思想。最重要的是本书薄,可以完整看完。强烈推荐。 (如果只是查阅,电子版就可以,如要完整学习,建议还是买纸质版的)-Find the full version of this book. I posted and share. This is a good book, I bought a reference book as Verilog<杨光> 在 2025-06-17 上传 | 大小:11.99mb | 下载:0
[VHDL编程] Verilog_HDL-examples
说明:黑金动力社区关于各种verilog的例程-Of black money motivation Community routines on various verilog<李政政> 在 2025-06-17 上传 | 大小:11.95mb | 下载:0
[VHDL编程] TFT_FullDisp_V2.0
说明:Verilog HDL 语言构建驱动TFT LCD显示屏的详细方案设计-Verilog HDL language construct drive TFT LCD displays detailed program design<刘明来> 在 2025-06-17 上传 | 大小:12mb | 下载:0
[VHDL编程] saopin_saveV2
说明:在FPGA中利用DDS的原理实现了扫频功能并使用高速的AD采集数据,同时完成了数字峰值检波,并配合高速DA实现数据的输出-Use DDS principle in the FPGA to achieve the sweep function and use of high-speed data acquisition AD, while the completion of the digital peak detection, and with high-speed data output DA<刘军> 在 2025-06-17 上传 | 大小:11.95mb | 下载:0
[VHDL编程] FIR_filter
说明:基于FPGA实现FIR滤波器功能 使用芯片为EP2C8Q208C8N,实现FIR滤波器的设计,使用Verilog语言编程,本例子有工程文件、仿真、波形,经过测试可以使用。-FIR filter function based on FPGA chip to use EP2C8Q208C8N, achieve FIR filter design using Verilog language programming, the present examples are engineering doc<陈怡然> 在 2025-06-17 上传 | 大小:12.01mb | 下载:0