资源列表

« 1 2 ... .06 .07 .08 .09 .10 4211.12 .13 .14 .15 .16 ... 4310 »

[VHDL编程VerilogHDL

说明:不错的Verilog启蒙书 VerilogHDL程序设计与实践-Verilog Primer VerilogHDL good program design and practice
<源天> 在 2025-06-07 上传 | 大小:13.96mb | 下载:0

[VHDL编程QuickSOPC-1C6

说明:VHDL实验版。供大开发的所有程序。家学习交流!-VHDL experimental version. For the development of all programs. Home Learning Exchange!
<王五> 在 2025-06-07 上传 | 大小:13.95mb | 下载:0

[VHDL编程EP2C8Q_Nios_RTC

说明:在2.4寸TFT屏上显示时间,主要用NIOS控制。-Display time on 2.4-TFT screen.use nios to control the program
<zhuwenqing> 在 2025-06-07 上传 | 大小:13.89mb | 下载:0

[VHDL编程Verilog-HDL-Design

说明:FPGA入门的,云创工作室很好地一本书,主要以XILINX公司的芯片为主!-A very good book from Yunchuang studio for FPGA newer,and this book mainly talks about the verilog HDL and the XILINX FPGA!
<skystorm> 在 2025-06-07 上传 | 大小:13.96mb | 下载:0

[VHDL编程nios_IRQ_verilog

说明:基于veriog_nios硬件平台的中断实验源代码,希望对大家有所帮助-Interrupt-based hardware platform veriog_nios experiment source code, we hope to help
<张莱昂> 在 2025-06-07 上传 | 大小:13.89mb | 下载:0

[VHDL编程FENGZHUANGKU

说明:进行vhdl开发室,常常软件中的封装库不够,这是工程中常用的但软件自带的封装库里又没有的。-Carried vhdl development room, often in the software package repository is not enough, which is commonly used in engineering but the software that comes with the package and no library.
<求知者> 在 2025-06-07 上传 | 大小:13.92mb | 下载:0

[VHDL编程K7DDR3

说明:关于K7板子上ddr3的调试程序,用verilog语言写的-About debugger on K7 board ddr3, with the verilog language written
<taiping> 在 2025-06-07 上传 | 大小:13.94mb | 下载:0

[VHDL编程MMUMPU

说明:qsys with mmu mpu. Design in SOPC quartus 9.0
<jcc18> 在 2025-06-07 上传 | 大小:13.92mb | 下载:0

[VHDL编程dct

说明:DCT 2d for JPEG in verilog
<carlos andres> 在 2025-06-07 上传 | 大小:14mb | 下载:0

[VHDL编程SystemVerilog

说明:有三篇systemVerilog的经典书,对学习很有帮助(There are three classic books of SystemVerilog, helpful for learning)
<trixie > 在 2025-06-07 上传 | 大小:13.94mb | 下载:0

[VHDL编程can_loopback_test

说明:实现了can控制器Verilog编程使用niosII 开发平台(Can controller Verilog programming, the use of niosII development platform)
<电中生 > 在 2025-06-07 上传 | 大小:13.96mb | 下载:0

[VHDL编程北航MIPS多周期

说明:多周期流水线处理器的verilog实现。(The Verilog implementation of a multi cycle pipelined processor.)
<jetyeah> 在 2025-06-07 上传 | 大小:13.9mb | 下载:0
« 1 2 ... .06 .07 .08 .09 .10 4211.12 .13 .14 .15 .16 ... 4310 »

源码中国 www.ymcn.org