资源列表
[VHDL编程] EDAteaching
说明:系统介绍EDA技术的发展概述,相关概念,VHDL语言、MAX+PULS、QUARTUS的设计方法。-System overview of the development of EDA technology, related concepts, VHDL language, MAX+ PULS, QUARTUS design method.<李明> 在 2025-06-07 上传 | 大小:13.73mb | 下载:0
[VHDL编程] VHDL_code
说明:基于FPGA的AD,DA,LCD,LED,CAN,I2C,PS2,VGA以及一些通讯ASK,FSK等的VHDL源程序,所有程序已通过调试,需要的拿走。-FPGA-based AD, DA, LCD, LED, CAN, I2C, PS2, VGA, and some communications ASK, FSK, etc. VHDL source code, all procedures have been debugging, need to take.<zhaowenqi> 在 2025-06-07 上传 | 大小:13.74mb | 下载:0
[VHDL编程] tcp_tiaoshi
说明:fpga_sopc_enc28j60_tcp_ip_测试,源码程序包,本人测试通过!-Fpga_sopc_enc28j60_tcp_ip_ test, the source code packets, I test through!<bangmin hu> 在 2025-06-07 上传 | 大小:13.69mb | 下载:0
[VHDL编程] my_eda(3-7)
说明:一些关于VHDL的基础小模块程序,比如分频,计数,移位,锁存等程序-Some small modules based on the VHDL program, such as frequency, counting, shift, latches and other procedures<王超> 在 2025-06-07 上传 | 大小:13.7mb | 下载:0
[VHDL编程] Dec_mul
说明:时间同步后即可确定每帧数据的起始位置,这样就能完整的截取下每一帧。但是,数据中还带有频偏信息。在常规的通信系统中,多普勒很小仅仅会带来很小的频偏,但是在大多普勒的情况下,频偏将非常大,20马赫的速度将会带来将近34K的频偏。因此,如何很好的纠正频偏即为本系统的难点。 OFDM中,我们将大于子载波间隔倍数的频偏称为整数倍频偏,而将小于一个子载波间隔的频偏称为小数倍频偏。频偏矫正精度只要能保证小于十分之一倍的子载波间隔,频偏就不会对均衡和解调造成影响。本文中我们借鉴这种思想,由于硬件资源限制,我<Nico_S> 在 2025-06-07 上传 | 大小:13.74mb | 下载:0
[VHDL编程] IMAGE_0424
说明:FPGA实现视频图像实时缩放功能 QUARTUS环境下测试成功-FPGA to achieve real-time video image zoom feature<陆逸俊> 在 2025-06-07 上传 | 大小:13.69mb | 下载:0
[VHDL编程] ece5760-final-cwf38-mao65-as889
说明:BALL GAME + EDGE DETECTION FOR FPGA<chun354 > 在 2025-06-07 上传 | 大小:13.72mb | 下载:0
[VHDL编程] spi_no_cs_13
说明:FPGA作为从机与STM32的全双工通信,FPGA将接收到STM32的数据返回到STM32,Modelsim仿真和板子仿真都通过(Use FPGA as slave,realize the communication between FPGA and STM32. The function has been tested is no problem.)<Pgaf > 在 2025-06-07 上传 | 大小:13.74mb | 下载:0