资源列表
[VHDL编程] Altera_lcd_color_bar_117
说明:altera公司飓风四代芯片,LCD屏幕彩条显示,有效实现行、场扫描。练习FPGA驱动VGA或LCD显示的入门程序(Altera hurricane four generation chip, LCD screen color display, the effective realization of line and field scanning.Practice FPGA to drive VGA or LCD display)<黑色命运d幽默 > 在 2025-06-08 上传 | 大小:3.58mb | 下载:0
[VHDL编程] verilog-i2c-master
说明:i2cccccc masyettttttttttttt<ramesh231 > 在 2025-06-08 上传 | 大小:48kb | 下载:0
[VHDL编程] hispi_example_design
说明:hispi high spededddddddddddddddd<ramesh231 > 在 2025-06-08 上传 | 大小:619kb | 下载:0
[VHDL编程] ug901-vivado-synthesis-examples
说明:verilog edge detector codee, for vibado tollssssss<ramesh231 > 在 2025-06-08 上传 | 大小:60kb | 下载:0
[VHDL编程] attachments
说明:fpga master fofo design continous data transmission<ramesh231 > 在 2025-06-08 上传 | 大小:11kb | 下载:0
[VHDL编程] 1
说明:设计一个用于篮球比赛的定时器。要求: (1)定时时间为24秒,按递减方式计时,每隔1秒,定时器减1; (2)定时器的时间用两位数码管显示; (3)设置两个外部控制开关,开关K1控制定时器的直接复位/启动计时,开关K2控制定时器的暂停/连续计时;当定时器递减计时到零(即定时时间到)时,定时器保持零不变,同时发出报警信号,报警信号用一个发光二极管指示。 (4)输入时钟脉冲的频率为50MHz.(Design a timer for a basketball match. Requirement<LIMBO2K > 在 2025-06-08 上传 | 大小:23kb | 下载:0
[VHDL编程] 2
说明:设计一个具有时、分、秒计时的电子钟,按24小时计时。要求: (1)数字钟的时间用六位数码管分别显示时、分、秒; (2)用两个控制键,对数字钟分别进行分、时校正; (3)具有仿广播电台整点报时的功能。即每逢59分51秒、53秒、55秒及57秒时,发出4声500Hz低音,在59分59秒时发出一声1kHz高音,它们的持续时间均为1秒。最后一声高音结束的时刻恰好为正点时刻。 (4)具有定时闹钟功能,且最长闹铃时间为1分钟。要求可以任意设置闹钟的时、分;闹铃信号为500Hz和1kHz的方波信号,两<LIMBO2K > 在 2025-06-08 上传 | 大小:51kb | 下载:0