[VHDL编程] net_1c12_911

说明：lan911的vhdl源代码，这是一款通用的网口芯片。-lan911 the VHDL source code, which is a common network port chip.
<刘哲> 在 2025-06-08 上传 | 大小：15.53mb | 下载：0

[VHDL编程] VHDL

说明：VHDL（Very High Speed Integrated Circuit）教程!供VHDL初学者使用！-VHDL (Very High Speed Integrated Circuit) Tutorial! VHDL for beginners to use!
<薛超耀> 在 2025-06-08 上传 | 大小：15.55mb | 下载：0

[VHDL编程] tPad_VIP

说明：altera VIP的使用例子,使用SOPC-altera VIP use examle for tpad
<ifeng> 在 2025-06-08 上传 | 大小：15.49mb | 下载：0

[VHDL编程] onchip_seg

说明：NIOS FPGA片上存储器的核12345673564-NIOS FPGA on-chip memory nuclear 12345673564
<宇智波带土> 在 2025-06-08 上传 | 大小：15.63mb | 下载：0

[VHDL编程] Flash

说明：（7）实验7：外部FLASH扩展实验，完整的设计工程文件在Flash文件夹下-(7) Experiment 7: the external FLASH expansion experiments complete design project files in the Flash file folder
<boyzone> 在 2025-06-08 上传 | 大小：15.53mb | 下载：0

[VHDL编程] DE2_LCM_DISP_sucess

说明：这是altera公司的DE2-35开发板下的一个液晶显示屏源程序代码工程，液晶显示屏是友晶公司的，包括液晶显示屏的驱动以及显示等模块有需要的人，可以下载 -Altera DE2-35 development board of the company, a liquid crystal display source code engineering, LCD display the Terasic, including LCD driver module and display needs,
<孙建> 在 2025-06-08 上传 | 大小：15.59mb | 下载：0

[VHDL编程] DE2_SD_Card_Audio

说明：DE2_SD_Card_Audio程序,有简单的播放,快进,快退,随即循环顺序播放-DE2_SD_Card_Audio procedures, a simple play, fast forward, rewind, then loop order of play
<张皮有> 在 2025-06-08 上传 | 大小：15.6mb | 下载：0

[VHDL编程] RCQ208_V3_24TFT

说明：Quartus NIOS例程，控制320*240TFT液晶显示，包括汉字、字符显示及显示缓存SDRAM控制驱动-Quartus NIOS routines, control 320* 240TFT LCD, including Chinese characters, character display and display control drive cache SDRAM
<天天向上> 在 2025-06-08 上传 | 大小：15.62mb | 下载：0

[VHDL编程] SPI_TEST

说明：verilog SPI 读写时序，测试验证OK.-SPI Verilog Code, Master and Slaver.
<zhufull> 在 2025-06-08 上传 | 大小：15.61mb | 下载：0

[VHDL编程] clock_sel

说明：无毛刺多时钟选择，可根据不同模式选择不同时钟(Multi clock selection, different modes can be selected according to different clock)
<xiaoqiang > 在 2025-06-08 上传 | 大小：15.62mb | 下载：0

[VHDL编程] uart_test

说明：收发端都采用2M波特率发送串口数据，通过PIN口直接输入输出串口数据，目的是为了跟外围高速器件完成高速的串口数据的收发，普通USB转串口的都只能支持不到1M的波特率，内部采用乒乓FIFO进行时钟域切换以及缓存(The transmitter and receiver are used 2M baud rate serial data transmission, directly through the PIN port serial input and output data, the purp
<marktuwen > 在 2025-06-08 上传 | 大小：15.56mb | 下载：0

[VHDL编程] 08_ethernet_1g

说明：Artix7 XC7A100T芯片控制千兆PHY的二层通信，源代码(Artix7 XC7A100T chip control Gigabit PHY two layer communication, source code)
<kang24> 在 2025-06-08 上传 | 大小：15.51mb | 下载：0