资源列表
[VHDL编程] quartusii_handbook
说明：quartusii 的开发手册,方便quartusii学习-quartusii the development of manuals to facilitate learning quartusii<sun huaiming> 在 2025-06-17 上传 | 大小：21.09mb | 下载：0
[VHDL编程] AlteraFPGA_CPLD
说明：Altera FPGA_CPLD设计 高级篇[1]\Altera FPGA_CPLD设计 高级篇.pdf-Altera FPGA_CPLD design advanced part [1] \ Altera FPGA_CPLD advanced part design. Pdf<学习> 在 2025-06-17 上传 | 大小：21.18mb | 下载：0
[VHDL编程] 22222222222
说明：地址线为8位，数据线为八位的正弦信号发生器，采用文本原理图混合输入的方法。-8-bit address lines, data lines for the eight sinusoidal signal generator, using the text input method for mixed schematic.<高亮> 在 2025-06-17 上传 | 大小：21.11mb | 下载：0
[VHDL编程] AlteraFPGA_CPLD-for-junior
说明：FPGA入门好书，与目前众多书籍相比，值得一看。-Introduction to FPGA books, compared with the current number of books, worth a visit.<豆豆> 在 2025-06-17 上传 | 大小：21.07mb | 下载：0
[VHDL编程] 429NEW-03-15
说明：429总线通过FPGA直接实现发送程序,通过Verilog实现-send 429 message by Verilog and FPGA<里> 在 2025-06-17 上传 | 大小：21.12mb | 下载：0
[VHDL编程] AlteraPFPGA_CPLD
说明：FPGA和CPLD的学习资料，从初级到高级，从基础到深入，对于学习FPGA的初学者很有用处。-FPGA and CPLD learning materials, from beginner to advanced, from basic to in-depth for beginners learning FPGA useful.<smile> 在 2025-06-17 上传 | 大小：21.18mb | 下载：0
[VHDL编程] start_lab4
说明：用Verilog设计一个时间基准电路和带使能的多周期计数器，并在此基础是设计一个简单的秒表0.0-10.0计数- Verilog design with a time reference circuit and with enable multi-cycle counter, and on this basis is to design a simple stopwatch count 0.0-10.0<林森> 在 2025-06-17 上传 | 大小：21.16mb | 下载：0
[VHDL编程] convolution
说明：卷积 严格遵守时序的一维卷积运算，用testbench测试了-convolution write a VHDL file to compute one-dimensional convolution latency 14<Lu Li> 在 2025-06-17 上传 | 大小：21.11mb | 下载：0
[VHDL编程] fft_analyze
说明：利用Altera的IP核，实现FFT算法使用信息流模式读写，使用SignalTap II嵌入式逻辑分析仪观察信号，A/D只要是并行的8位芯片都可以。-Achiving FFT by using Altera IP Core,you can observe the signal by the embedded logic analyzer Signal Tap II,as for A/D device, it s suitable for a parllarel 8 bits A/D device<常泽文> 在 2025-06-17 上传 | 大小：21.07mb | 下载：1
[VHDL编程] Altera-FPGA_CPLD-design-Advanced
说明：《Altera FPGA_CPLD设计 高级篇》详细介绍FPGA应用于高级特性，LogicLock设计，时序约束，设计优化，高级工具及系统级设计技术，是深入学习FPGA的重要材料-" Altera FPGA_CPLD advanced part design" details FPGA used in advanced features, LogicLock design, timing constraints, design optimization, system-leve<李浩轩> 在 2025-06-17 上传 | 大小：21.17mb | 下载：0
[VHDL编程] ps_bram
说明：通过ZYNQ的PS部分读写片上BRAM存储器(Read and write on-chip BRAM memory via the PS portion of the ZYNQ)<abc5300322 > 在 2025-06-17 上传 | 大小：21.12mb | 下载：0