[VHDL编程] vga_gui

说明：在DE2开发板上实现，由于DE2中的SSRAM只有512K，所以640*480*3（byte）的显存是不够的显示结果是经缩放 后的效果，具体可修改Altera_UP_Avalon_Pixel_Buffer buffer模块中的相关代码。 我把代码移植到DE2-70上后，显示的就很正常了。-In the DE2 development board to achieve, due to the SSRAM DE2 only 512K, so 640* 480* 3 (byte)
<张业> 在 2025-06-11 上传 | 大小：27.86mb | 下载：0

[VHDL编程] digital_clock

说明：用VHDL语言实现常用的数字秒表，并在Sparten3E FPGA上运行通过。-VHDL language commonly used with a digital stopwatch, and Sparten3E FPGA run through.
<刘勇> 在 2025-06-11 上传 | 大小：28.17mb | 下载：0

[VHDL编程] FPGA

说明：FPGA的好书，有很多实例分析，适合初学者和进阶学者-A good FPGA book, there are many examples of analysis suitable for both beginners and advanced scholars
<王雨曦> 在 2025-06-11 上传 | 大小：28.15mb | 下载：0

[VHDL编程] Layman-Fun-PFPGA

说明：玩转FPGA是一个适合初学者的FPGA的优秀指导资料，详细的例程，详尽的解释，有助于初学者快进入状态-Excellent guidance information, Fun FPGA is suitable for beginners FPGA detailed routines, detailed explanations, help beginners fast into the state ...
<侯翀> 在 2025-06-11 上传 | 大小：28.06mb | 下载：0

[VHDL编程] tequantongxuejiaocheng1

说明：本教程是特权同学写的里面包含了FPGA设计中一些经验的分享，有基础的可以看看。-This tutorial is privileged students to write which contains some experience to share, based FPGA design.
<lai> 在 2025-06-11 上传 | 大小：28.01mb | 下载：0

[VHDL编程] vhtoverilog

说明：A major obstacle of thge code is to convert verilog to convert an vhdl code that stands in the way of efficient test response compaction are the unknown values (x-values) captured by scan cells during testing. If test responses with x-values ar
<shankar.m> 在 2025-06-11 上传 | 大小：27.96mb | 下载：1

[VHDL编程] NEW_DM9000

说明：FPGA实现DM9000驱动网卡通信,shijuxin开发板-Implementation DM9000 driver card communication，SJX Development Board
<王座座> 在 2025-06-11 上传 | 大小：28.29mb | 下载：0

[VHDL编程] TestProject

说明：用fpga + usb ,fpga 用ep3c10e144 , usb 用釙68013日. 使用nios dma 傳輸數據至cy7c68013 , 經usb 到電腦-it use altera cyclone iii ep3c10e144 and cypress cy7c68013a to pc using nios dma to transmit data to pc via cy7c68013
<梁定宇> 在 2025-06-11 上传 | 大小：28.25mb | 下载：0

[VHDL编程] Chapter_4

说明：E4_4_FilterCompare,FPGA实现的滤波器书的配套程序-E4_4_FilterCompare, FPGA realize filter book supporting program
<磊> 在 2025-06-11 上传 | 大小：27.92mb | 下载：0

[VHDL编程] Verilog-master

说明：包含多个verilog源码，主要是AD7606的官方驱动，备注详细，学习参考。-Comprising a plurality of verilog source code, mainly AD7606 official driver, detailed notes, study reference.
<Tao heng> 在 2025-06-11 上传 | 大小：28.26mb | 下载：0

[VHDL编程] interpolation

说明： vivado project file for down scaling of image by scale factor 2
<sandeepthi> 在 2025-06-11 上传 | 大小：28.08mb | 下载：0

[VHDL编程] VHDL verilog教程

说明：多种教程包含VHDL以及verilog 收集好久(A variety of tutorials include VHDL and Verilog)
<yu我所欲 > 在 2025-06-11 上传 | 大小：28.23mb | 下载：0