[VHDL编程] crc_peripheral32

说明：附件是32位循环冗余校验码的硬件语言（v语言）实现。-Attached is a hardware language 32 cyclic redundancy check code (v language) implementation.
<柴贤臣> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] cic3s200

说明：cic抽取滤波器,用于采样率远高于信号频率的情况下。-cic filter
<毛欢> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] halfadder.v.tar

说明：Verilog Code for Half Adder Circuit with testbench code-Verilog Code for Half Adder Circuit with testbench code...
<Dhaval> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] fulladder.tar

说明：Verilog Code for Full Adder circuit with Testbench file-Verilog Code for Full Adder circuit with Testbench file...
<Dhaval> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] baud_gen

说明：Uart是一种通用串行数据总线，用于异步通信。该总线双向通信，可以实现全双工传输和接收。在嵌入式设计中。其中本代码为UART的波特率产生代码。-Uart is a universal serial data bus, used for asynchronous communication. The bus bidirectional communication, can realize the full duplex transmission and reception. In embedded
<方仔> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] CNT10

说明：vhdl设计的十进制计数器，仿真测试正确，可以使用。-decimal counter vhdl design, simulation tests correctly, can be used.
<高立新> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] LS194

说明：VHDL设计的194集成电路，仿真测试正确，可以使用。-194 IC VHDL design, simulation tests correctly, can be used.
<高立新> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] ls74160

说明：VHDL设计的160集成电路，仿真测试正确，可以使用。-160 IC VHDL design, simulation tests correctly, can be used.
<高立新> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] keyscan

说明：使用xilinx公司的XC95288XL芯片控制4*4键盘扫描。-Using xilinx s XC95288XL chip control 4* 4 keyboard scan.
<窦海霞> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] clock

说明：使用xilinx公司的XC95288XL芯片来驱动2个数码管显示24小时时钟制。-Using xilinx s XC95288XL chip to drive two digital display 24-hour clock system.
<窦海霞> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] encrypt_8

说明：This vhdl source is top level entity. TEA algorithm to encrypt 8-bit data.
<Mar Mar> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] dds_clk

说明：VHDL代码实现FPGA中DDS功能，输出频率可调-VHDL code for the FPGA DDS function, the output frequency is adjustable
<散散> 在 2025-06-07 上传 | 大小：1kb | 下载：0