资源列表
[VHDL编程] delay
说明:VHDL代码,源用与两路DDS之间的相位差,现可用于产生相位差可编程的1m时钟,精度可精确到0.01分。输出两路时钟,带起始控制位-VHDL code, source with the phase difference between the two DDS, can now be used to produce 1m phase programmable clock accuracy can be accurate to 0.01 points. Output two clocks with<houjiajun> 在 2025-06-06 上传 | 大小:1kb | 下载:0
[VHDL编程] proda_FixPt
说明:Fixed point code of vector multiplication<diwakar> 在 2025-06-06 上传 | 大小:1kb | 下载:0
[VHDL编程] pso2
说明:i want VHDL coding for doing my project-i want VHDL coding for doing my project..<a.deivaseelan> 在 2025-06-06 上传 | 大小:1kb | 下载:0
[VHDL编程] pso3
说明:i want VHDL coding for doing my project<a.deivaseelan> 在 2025-06-06 上传 | 大小:1kb | 下载:0
[VHDL编程] shifter
说明:用vhdl语言采用时序电路(移位寄存器)的方式实现(7,4)循环码编码器-Vhdl language used by the timing circuit (shift register) way to achieve (7,4) cyclic code encoder<Dong Yitian> 在 2025-06-06 上传 | 大小:1kb | 下载:0
[VHDL编程] hilbert_m
说明:基于FPGA的希尔伯特变化的verilog代码-Hilbert change verilog code<pingfulong> 在 2025-06-06 上传 | 大小:1kb | 下载:0
[VHDL编程] mat_det
说明:基于FPGA的3阶矩阵求行列式的verilog代码-FPGA-based third-order matrix determinant verilog code<pingfulong> 在 2025-06-06 上传 | 大小:1kb | 下载:0
[VHDL编程] u_channel_correction
说明:基于FPGA的通道不一致性校正的verilog代码-FPGA-based channel inconsistency correction verilog code<pingfulong> 在 2025-06-06 上传 | 大小:1kb | 下载:0
[VHDL编程] 5b6b-decode
说明:5b6b decode,verilog代码,已验证。-5b6b decode, verilog code has been verified.<秋> 在 2025-06-06 上传 | 大小:1kb | 下载:0