[VHDL编程] Key_Dis---1

说明：实现键盘动态扫描，按键次数在数码管上显示，属于FPGA基础应用程序-Achieve dynamic scanning keyboard, keystrokes on the digital display, is FPGA-based applications
<李勇> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] complexMul

说明：复数乘法器，利用ISE里的float IP核，实现了32位复数的乘法-Complex multiplier, using the ISE in the float IP core to achieve the 32 complex multiplications
<徐天伟> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] complexadder

说明：32位复数加法器，利用ISE里的float IP核-32 complex adder, using the ISE in the float IP core
<徐天伟> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] acc

说明：This code has function to accumulate
<Thinh> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] rrc

说明：This code implement rrc filter
<Thinh> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] addsub

说明：This code implement add or sub between 2 number
<Thinh> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] adder

说明：This code implement add between 2 number
<Thinh> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] cordic_base_j

说明：This code implement a interation in cordic pipelline
<Thinh> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] grantyz

说明：4倍频鉴相功能模块，利用Verilog hdl语言编写的-4x phase function module using Verilog hdl language
<王驰远> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] divider

说明：使用模为2N+1的计数器,让输出时钟在X-1(X在0到2N-1之间)和2N时各翻转一次,则可得到奇数分频器,但是占空比并不是50 -The use of modulo 2N+1 counter, let the output clock in the X-1 (X between 0 and 2N-1) and 2N of the turning once, then can get the odd divider, but the duty ratio is not 50
<houxili> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] FIFO

说明：利用verilog写的异步FIFO的一种写法-Using a written verilog write asynchronous FIFO
<丁海军> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] SegLed_DynamDisp

说明：用FPGA是休闲其工作原理，结果为SEGLED动态显示-FPGA is casual with their works, the result is displayed as SEGLED dynamic
<lipengfei> 在 2025-06-06 上传 | 大小：1kb | 下载：0