[VHDL编程] clk_gen_translate

说明：本程序实现不同频率时钟的产生及其相互转化-this program different clock frequencies to the formation and transformation
<李铭> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[VHDL编程] prssdoc

说明：代码基于VHDL语言的个文化代码有用的但是可能有错误下在是倾销心-VHDL code based on the cultural code useful but may be under the wrong heart is dumping
<轩辕李> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[VHDL编程] jurbojtag

说明：turbo jtag CPLD source code use altera EPM7128S -turbo jtag CPLD source code use altera EPM7 128S
<z8848> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[VHDL编程] qicheweidengkongzhi

说明：汽车尾灯控制系统 汽车尾灯控制器的VHDL程序实现 -car taillight control system controller car taillight VHDL program
<张文> 在 2025-06-24 上传 | 大小：2kb | 下载：1

[VHDL编程] alu_32_bit

说明：verilog 32-bit ALU-verilog 32-bit ALU
<qwasqwas> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[VHDL编程] counterdisplay

说明：VHDL编写的计数和显示程序，对于学习VHDL语言的朋友有一定帮助！-VHDL prepared by the count and display program for learning VHDL friends will definitely help!
<jekysong> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[VHDL编程] multi8x8

说明：节约资源型 8位*8位 运算VHDL代码，采用串行运算，8 个时钟周期完成一次运算。QUARTUS下已验证-resource conservation-8* 8 Operational VHDL code, using serial computation. 8 clock cycles to complete an operation. QUARTUS has been under test
<曾庆立> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[VHDL编程] pingpongjiegou

说明：VHDL编译,本程序是从USB GPIF口SRAM传输数据,且形成乒乓结构传输-VHDL compiler, the procedure is GPIF USB port SRAM transmission of data, Structure formation and transmission Table Tennis
<nicai> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[VHDL编程] carslight

说明： 输入信号：左转弯传感器LH，右转弯传感器RH和紧急制动或慢行传感器JMH，另外，汽车尾灯主要是给后面行使汽车的司机注意。为了使尾灯的光信号更明显，采用亮灭交替的闪烁信号，其闪烁周期为2秒，即尾灯亮1秒，灭1秒，再亮1秒…。在图9-21中设置了一个1秒时钟的输入信号CP。 输出信号：输出共设两个，左面一个尾灯，右面一个尾灯，既左转弯时指示灯LD和右转弯时指示灯RD。-input signal : LH sensor made a left turn, Peccant RH sens
<li > 在 2025-06-24 上传 | 大小：2kb | 下载：0

[VHDL编程] clock_top2

说明：数字钟的vhd文档，个人感觉还是蛮完善的，大家可以下载了一同改进。-figures minute vhd files, individuals still feel pretty good, we can improve downloaded together.
<john> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[VHDL编程] zlqdq

说明：vhdl编写的智力抢答器程序，比较简单，仅供参考-vhdl prepared by the intelligence Responder procedure is relatively simple, for information purposes only
<george> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[VHDL编程] led_decode

说明：用veilog HDL编的七段译码显示电路。自己做的第一个此类程序，编译仿真通过，感觉不错-veilog HDL series with paragraph 107 of the decoder show circuit. I have done the first such procedure, compile through simulation, feeling good
<孙忠诚> 在 2025-06-24 上传 | 大小：2kb | 下载：0