[VHDL编程] i2c_slave_con

说明：可以支持连续读写的i2cslave源码，很适合作为master的testbench来用-can support continuous reading i2cslave source, very suitable as a master to the use of testbench
<uongue> 在 2025-06-14 上传 | 大小：2kb | 下载：0

[VHDL编程] sdr_data_path

说明：SDRAM控制器Verilog员代码，数据链路模块，完成和顶层模块的数据交换-SDRAM controller member Verilog code, data link module, Top module completed and the data exchange
<陈建勇> 在 2025-06-14 上传 | 大小：2kb | 下载：0

[VHDL编程] ram

说明：本原代码中利用VHDL语言编写了RAM、FIFO、ROM等常用的存储和缓冲部件，完全的代码在ALTERA的FPGA上已经通过仿真测试，保证可用.-primitive code using VHDL prepared RAM, FIFO, ROM, and other commonly used storage and buffer components, complete code in the Altera FPGA simulation test has been passed to ens
<nick> 在 2025-06-14 上传 | 大小：2kb | 下载：0

[VHDL编程] chap6

说明：《Verilog HDL 程序设计教程》3-"Verilog HDL Design Guide" 3
<hutian> 在 2025-06-14 上传 | 大小：2kb | 下载：0

[VHDL编程] CorePWM_RTL_Verilog

说明：Verilog_HDL源码 -Verilog_HDL source Verilog_HD L FOSS Verilog_HDL FO
<> 在 2025-06-14 上传 | 大小：2kb | 下载：0

[VHDL编程] dc_motor.vhd

说明：用VHDL编写简单的直流电机控制方法.供大家参考.-use VHDL to prepare a simple DC motor control methods. For your reference.
<lfy> 在 2025-06-14 上传 | 大小：2kb | 下载：0

[VHDL编程] 4VerilogFIFO

说明：一种新的FIFO实现方法,verilog描述，通过modelsim 6.0 仿真，Quartue综合-FIFO realize a new method, verilog descr iption, modelsim 6.0 through simulation, Quartue integrated
<shenyunfei> 在 2025-06-14 上传 | 大小：2kb | 下载：0

[VHDL编程] clock

说明：fpga clock 设计，资料较好，供大家参考，非商用目的哦-fpga clock design, the information is better, for your reference, non-commercial purposes Oh
<max> 在 2025-06-14 上传 | 大小：2kb | 下载：0

[VHDL编程] BRAM2DRAM

说明：FPGA内嵌的BRAM资源很少，此代码为DRAM代码风格，可以极大程度上减少FPGA内嵌资源的消耗。txt文档中含源代码，直接粘成vhdl即可-FPGA embedded BRAM few resources, the code for the DRAM code style, you can significantly reduce resource consumption embedded FPGA. txt document containing the source code direc
<苗苗> 在 2025-06-14 上传 | 大小：2kb | 下载：0

[VHDL编程] PWM

说明：done pwm control using vhdl ,you can look at it.
<fff> 在 2025-06-14 上传 | 大小：2kb | 下载：0

[VHDL编程] DDS234

说明：文中给出了用VHDL实现三角波正弦波方波的代码, 可以在maxPLUX2上运行,-In this paper, using the VHDL-wave sine wave square wave triangle realize the code, you can run maxPLUX2,
<qibinchuan> 在 2025-06-14 上传 | 大小：2kb | 下载：0

[VHDL编程] seg

说明：一个时钟程序，还有跑表，感觉相当不错的，有需要就下载吧-A clock procedures, as well as stopwatch, I feel pretty good, there is a need to download it
<土波> 在 2025-06-14 上传 | 大小：2kb | 下载：0