[VHDL编程] LineBuffer---shifttaps

说明：基于移位寄存器的线缓冲，从alt中提取出来，方便使用-Line Buffer。rar
<adamusi> 在 2025-06-08 上传 | 大小：2kb | 下载：0

[VHDL编程] Ds18b20_bin2bcd

说明：DS18B20数字温度计中小数部分转换BCD码-DS18B20 digital thermometer small number of parts to convert BCD code
<wenyangzeng> 在 2025-06-08 上传 | 大小：2kb | 下载：0

[VHDL编程] LMS

说明：用verilog编写的lms算法。可实现自适应滤波功能-Lms algorithm written in verilog. Adaptive filtering can be achieved
<he> 在 2025-06-08 上传 | 大小：2kb | 下载：0

[VHDL编程] BT656PcolorBarPFPGA

说明：Altera的EP2C5Q208C8芯片上跑通，后端接tw2880芯片输出上TV，进行验证无误。 i_pclk是27Mhz输入时钟，o_pclk是27Mhz输出时钟；i_clkin是笔者用的开发板50Mhz时钟，只用于生成稳定的复位信号。-Ran on Altera' s EP2C5Q208C8 chip pass, after termination tw2880 chip output on the TV, to verify correct. i_pclk 27Mhz in
<daxws> 在 2025-06-08 上传 | 大小：2kb | 下载：0

[VHDL编程] frequency_lms.zip

说明：控制频率发生的字,改变频率控制字,可改变频率是否发生和可改变频率变化。该程序可以实现GPS接收所需要的控制字,Control the frequency of occurrence of the word, and change the frequency control word can be changed whether the frequency of occurrence and can change the frequency change. This procedure can b
<cc> 在 2025-06-08 上传 | 大小：2kb | 下载：0

[VHDL编程] SPI-desgn.zip

说明：同步串行外设接口，它可以使MCU与各种外围设备以串行方式进行通信以交换信息。传输的数据为8位，在主器件产生的从器件使能信号和移位脉冲下，按位传输，高位在前，低位在后。,Synchronous serial peripheral interface, it can make the MCU with a variety of peripheral devices to communicate in order to exchange information in a serial manner.
<cc> 在 2025-06-08 上传 | 大小：2kb | 下载：0

[VHDL编程] anolog_conversion.rar

说明：analog to digital data conversion using vhdl,analog to digital data conversion using vhdl
<sakthivel.p> 在 2025-06-08 上传 | 大小：2kb | 下载：0

[VHDL编程] serial_in_vhd_data_conversion.

说明：signal data conversion,signal data conversion
<sakthivel.p> 在 2025-06-08 上传 | 大小：2kb | 下载：0

[VHDL编程] sipo_vhd.zip

说明：serial in parallel out using vhdl,serial in parallel out using vhdl
<sakthivel.p> 在 2025-06-08 上传 | 大小：2kb | 下载：0

[VHDL编程] io_uart

说明：verilog设计的32位IO口扫描后通过串口发送到计算机-Verilog design of 32 bit IO export after scanning through the serial port to the computer
<朱林> 在 2025-06-08 上传 | 大小：2kb | 下载：0

[VHDL编程] DMA

说明：DMA controller VHDL code entity dma is generic ( ADDR_WIDTH : integer := 16 -- default value DATA_WIDTH : integer := 16 -- default value ) port ( RESET_L : in std_logic CLK : in std_logic DRQ_L : in std_logic DMAA
<Vlad> 在 2025-06-08 上传 | 大小：2kb | 下载：0

[VHDL编程] 1602lcdclock

说明：使用vhdl语言在fpga平台上制作lcd电子钟，对于初学者，是一段很好的参考代码-Using VHDL language in fpga platform production LCD electronic clock, for beginners, is a very good reference code
<杜彬> 在 2025-06-08 上传 | 大小：2kb | 下载：0