[VHDL编程] decoder_3_8

说明：对于初学FPGA者，需要掌握各种编码、译码，这里给出3-8译码的VHDL设计代码。-For the beginner to the FPGA, need to master all kinds of coding, decoding, presented here 3-8 decoding VHDL design code.
<lirui> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] spatiotemporal_computing_core

说明：用VHDL实现时空混沌：耦合映像格子(CML)-The spatiotemporal chaos of coupled tent map lattice implemented by VHDL.
<曹绿晨> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] DS18B20

说明：由于18B20时序要求严格，一般不建议采用niosii来实现对他的驱动。本人自己编写的基于NIOSII驱动函数，50MHz主频，保证可用，温度精确到0.0625度。-Due to stringent timing requirements 18B20 generally not recommended niosii to achieve his driver. I have written based on NIOSII driver function, 50MHz frequency, can
<曹操> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] BPSKQPSK16QAM64QAM

说明：OFDM的调制与解调,有说明，有需要的朋友可以看看，个人著作-OFDM modulation and demodulation, a note, a friend in need can see, personal writings
<彭> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] IIC

说明：硬件语言verilog实现IIC控制器，严格按照IIC协议编写硬件控制器行为及代码-Hardware language verilog realize IIC controllers, written in strict accordance with IIC protocol hardware controller behavior and codeHardware language verilog realize IIC controllers, written in strict acco
<张龙> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] gtx_tb

说明：xilinx gtx core的仿真文件，以便更好地利用GTX-JESD204 CORE top-level wrapper file and simulation
<李刚> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] codes

说明：5 simple verilog codes: Arithmetic.v - arithmetic operations on verilog Accumulator.v - 8 bit adder accumulator counterfpga.v - 4 bit up counter w/ fpga code UpDown3.v - 4 bit Up-down counter w/fpga code pattefier.v - pattern/sequence ident
<Rj> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] lcd_drv

说明：LCD driver for 2-lines LCD displays with controller
<Juanjo> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] PS2

说明：基于verilog语言不编写的键盘的PS2接口解码程序。-Verilog language is not written on the PS2 keyboard interface to the decoding process.
<陈忠德> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] floatadd

说明：32位浮点数加法，使用的语言是verilog。其中包括的是工程中的v文件。-32-bit floating-point addition, the use of language is verilog. Including is v of the engineering documents.
<小王> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] denoise_tb

说明：基于Bayer算法的图像实时采集去噪处理的仿真实现方法-Simulation of Real- time Image Denoising Based on Bayer Algorithm
<施楠> 在 2025-06-16 上传 | 大小：2kb | 下载：0

[VHDL编程] my_emac

说明：modelsim仿真网口MAC收发数据包的实现代码-Modelsim simulation port MAC transceiver packet implementation code
<施楠> 在 2025-06-16 上传 | 大小：2kb | 下载：0