[VHDL编程] CPLD_frequency_divider

说明：这是CPLD原始代码程序，是天祥电子所写，希望大家会喜欢！-This is the original code CPLD program is written by Tienhsiang e hope you will like it!
<jian> 在 2025-12-23 上传 | 大小：30kb | 下载：0

[VHDL编程] quartus

说明：
<johns> 在 2025-12-23 上传 | 大小：3.95mb | 下载：0

[VHDL编程] multiplier_8_bit

说明：This is 8bit multiplier VHDL code. It s consist of full adder, ripple carry adder(4bit, 8bit) multiplier 8bit, and test bench file. This is a unsigned type.-This is 8bit multiplier VHDL code. It s consist of full adder, ripple carry adder(4bit, 8bit)
<KC.Park> 在 2025-12-23 上传 | 大小：3kb | 下载：0

[VHDL编程] ym2149

说明：a vhdl model to ym2149
<Marco> 在 2025-12-23 上传 | 大小：30kb | 下载：0

[VHDL编程] pasta_fpga

说明：FPGA generalities and code
<buhuhubau> 在 2025-12-23 上传 | 大小：68kb | 下载：0

[VHDL编程] Semafor3.0

说明：a semaphore (light changer - red, yellow and green) application using VHDL platform-a semaphore (light changer- red, yellow and green) application using VHDL platform
<theo> 在 2025-12-23 上传 | 大小：35kb | 下载：0

[VHDL编程] Clock

说明：
<simon> 在 2025-12-23 上传 | 大小：704kb | 下载：0

[VHDL编程] lcd_timing_controller

说明：DE2-70 ltm timing Controller
<asdasdsd> 在 2025-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] risc

说明：用Verilog 编写的8位risc cpu，行为级描述，可综合-6 bits risc cpu by Verilog
<徐明> 在 2025-12-23 上传 | 大小：129kb | 下载：0

[VHDL编程] wnl

说明：自己的设计。虽然有不足请大家体谅。也请高手指点。-Their own design. Although there is insufficient understanding please. Expert advice please.
<杨洋> 在 2025-12-23 上传 | 大小：192kb | 下载：0

[VHDL编程] WallaceTreeMultiplier

说明：Wallace Tree Multiplier in VHDL for 4bit operation fully using structural language
<suresh> 在 2025-12-23 上传 | 大小：2.25mb | 下载：0

[VHDL编程] VHDLCookbook

说明：The purpose of this booklet is to give you a quick introduction to VHDL. This is done by informally describing the facilities provided by the language, and using examples to illustrate them. This booklet does not fully describe every aspect of
<suresh> 在 2025-12-23 上传 | 大小：233kb | 下载：0