资源列表
[VHDL编程] k21test
说明:只需要FPGA两个通用管脚,就可以实现FPGA与PC机进行以太网通信!!如果你有ALTERA_DE1的开发板,可以直接下再看效果,用其他板子就要重新分配一下管脚,推荐使用电流输出。-Only two general-purpose FPGA pins, you can realize FPGA and Ethernet PC machine! ! If you have ALTERA_DE1 development board, you can look under the direct eff<245680> 在 2025-06-17 上传 | 大小:860kb | 下载:0
[VHDL编程] link_port-v1[1].1.0
说明:用于测试ADI的TS201与FPGA之间通信的LINK程序,压缩文件内包括VHDL和Verlog代码。-ADI is used to test the communication between the TS201 and the FPGA' s LINK program, compressed file to include VHDL and Verlog code.<万传> 在 2025-06-17 上传 | 大小:860kb | 下载:0
[VHDL编程] 16_bits_CPU_verilog_code
说明:利用Verilog设计的16位CPU的设计案例-the example of 16 bits CPU using verilog<王惠娟> 在 2025-06-17 上传 | 大小:860kb | 下载:0
[VHDL编程] EDAshuzipinlvji
说明:1)能够测量正弦波、三角波、锯齿波、矩形波等周期性信号的频率; 2)能直接用十进制数字显示测得的频率; 3)频率测量范围:1HZ~10KHZ切量程能自动切换; 4)输入信号幅度范围为0.5~5V,要求一起自动适应; 5)测量时间:T〈=1.5S;6)用CPLD/FPGA可编程逻辑器件实现 -1) capable of measuring the frequency of the sine wave, triangle wave, sawtooth wave, rectangular wave p<安德森> 在 2025-06-17 上传 | 大小:862kb | 下载:0
[VHDL编程] counter_99
说明:XINLIX soprtan3 源码,实现计数器功能,可加减计数并在数码管上显示,可调节计数间隔。-XINLIX soprtan3 source code to achieve the counter function, counting and addition and subtraction on the digital display, adjustable counting interval.<TSWC> 在 2025-06-17 上传 | 大小:861kb | 下载:0