[VHDL编程] 55593412100vhd

说明：vhdl编程实例，一共有95个实例。 1_adder 2_adder 3_mul 4_comp 5_mux2 6_reg 7_shiftreg；-VHDL programming examples, a total of 95 examples. 1_adder 2_adder 3_mul 4_comp 5_mux2 6_reg 7_shiftreg
<migao> 在 2025-06-12 上传 | 大小：778kb | 下载：0

[VHDL编程] MultiCycleProcessor

说明：描述：在D2SB FPGA上的多循环RISK处理器 -Descr iption: D2SB FPGA in the multi-cycle processor RISK
<陈晓> 在 2025-06-12 上传 | 大小：778kb | 下载：0

[VHDL编程] vhdl-JPEG-enc

说明：JPEG Encoder,Here is a quite detailed low level design document for the Core: Low Level Design Document
<mahmoud> 在 2025-06-12 上传 | 大小：778kb | 下载：0

[VHDL编程] gray2binary1

说明：grey to binary in vhdl
<anshu> 在 2025-06-12 上传 | 大小：778kb | 下载：0

[VHDL编程] chuzuchejijiaqi

说明：基于FPGA的出租车计价器设计，有显示路程，费用，等待时间，语音提示等功能。-FPGA-based design of the taxi meter, showing the distance, cost, waiting time, voice prompts and other functions.
<李明波> 在 2025-06-12 上传 | 大小：778kb | 下载：0

[VHDL编程] optsim

说明：hi it is program for 3X3 multiplication
<jadav> 在 2025-06-12 上传 | 大小：778kb | 下载：0

[VHDL编程] UART

说明：用VHDL实现与电脑串口进行通信。已通过开发板验证正确。开发板时钟50M，波特率19200.-VHDL implementation using serial communication with the computer. Has been verified through the development board are correct.
<林后斌> 在 2025-06-12 上传 | 大小：778kb | 下载：0

[VHDL编程] Digital-Clock

说明：该文档完成了数显电子钟系统设计。能够对S（秒）、MIN（分）、Hr（小时）进行计时，按24小时计时制。采用Top_Down的设计方法。 -The document Digital electronic clock to complete the system design. Able to S (s), MIN (minutes), Hr (hour) time, according to the 24-hour clock system. Using Top_Down design met
<吴亮> 在 2025-06-12 上传 | 大小：778kb | 下载：0

[VHDL编程] XilinxSpartan3DevelopmentKit-UsersGuide

说明：sparatn 3 development board user guide and vhdl language reference guide
<yamunarani> 在 2025-06-12 上传 | 大小：778kb | 下载：0

[VHDL编程] FIR_Lowpass

说明：用Verilog HDL编写的FIR低通滤波器。FIR低通滤波器采用8阶串行方式实现。-Written using Verilog HDL FIR low-pass filter. FIR low-pass filter 8-order serial.
<李桐> 在 2025-06-12 上传 | 大小：778kb | 下载：0

[VHDL编程] CORDIC算法分析

说明：fpga CORDIC算法分析(fpga)
<凤梨罐头 > 在 2021-10-11 上传 | 大小：778kb | 下载：0

[VHDL编程] music

说明：乐曲播放程序，便于初学者掌握verilog HDL语言的进行数控分频器的设计和使用(The music player program is easy for beginners to master the design and use of Verilog HDL language.)
<victorfan2017> 在 2025-06-12 上传 | 大小：778kb | 下载：0