资源列表

« 1 2 ... .17 .18 .19 .20 .21 1122.23 .24 .25 .26 .27 ... 4310 »

[VHDL编程calculator

说明:VDHL实现2*8的按键扫描和100以内的+、-、*运算-VDHL realize 2* 8 buttons scanning and 100+,-,*within.
<> 在 2025-06-09 上传 | 大小:767kb | 下载:0

[VHDL编程SERDES

说明:基于Verilog的串并转换器的设计与实现,采用两种不同的方案来实现串并和并串转换的功能,并用ISE软件仿真以及chipscope的调试-Verilog-based serial and parallel converter design and implementation of two different programs to achieve the string and and and string conversion functions, and use the ISE softwa
<陈凯> 在 2025-06-09 上传 | 大小:767kb | 下载:0

[VHDL编程VGA_char_ROM_success

说明:Verilog HDL语言编写的基于M4K块配置ROM的字符数据存储VGA显示实验代码,引脚分配适用于21EDA的EP2C8Q208开发板, 详细解说请参见特权同学《深入浅出玩转FPGA》视频教程中的《Lesson30:SF-EP1C开发板实验9——基于M4K块配置ROM的字符数据存储VGA显示实验》-experimental code written in Verilog HDL language,ROM configuration based on M4K block for the cha
<LM> 在 2025-06-09 上传 | 大小:767kb | 下载:0

[VHDL编程1302write-and-read

说明: DS1302写读连用程序,可以设置要写的地址,Verilog语言,在板子上跑过的,可以实现功能的-DS1302 write read Ed program can be set to write the address of the Verilog language, in the board runs, can realize the function
<sendoc> 在 2025-06-09 上传 | 大小:768kb | 下载:0

[VHDL编程PID-algorithm

说明:PID算法控制点击速度,PWM脉宽调制方法-PID algorithm to control the motor Speed
<lee> 在 2025-06-09 上传 | 大小:768kb | 下载:0

[VHDL编程2

说明:LCD显示,图片和时间以及文字,并能够在笑键盘上输入并显示-LCD display, pictures and time, as well as text, and able to laugh on the keyboard input and display
<陈占峰> 在 2025-06-09 上传 | 大小:768kb | 下载:0

[VHDL编程Digital-Picture-Frame

说明:数码相框。哥伦比亚大学CSEE 4840课程设计-Digital Photo fr a me. Columbia University CSEE 4840 Course Design
<孙江波> 在 2025-06-09 上传 | 大小:767kb | 下载:1

[VHDL编程youhua-Qsys-system-performance

说明:FPGA的Qsys系统的设计的优化设计中文资料-Qsys system optimization design of FPGA design Chinese data
<李志> 在 2025-06-09 上传 | 大小:768kb | 下载:0

[VHDL编程6.An-FPGA-Based-High-Speed-IEEE-754-Double-Precis

说明:An FPGA Based High Speed IEEE-754 Double Precision Floating Point Multiplier
<chuba> 在 2025-06-09 上传 | 大小:768kb | 下载:0

[VHDL编程串口通信

说明:该程序主要实现FPGA串口通信,包含源码和串口调试工具(The program mainly to achieve FPGA serial communication, including source code and serial debugging tools)
<youngck > 在 2025-06-09 上传 | 大小:768kb | 下载:0

[VHDL编程Single_cpu

说明:单周期CPU自己课程大作业做的,亲测好用,verilog语言,适用vivado(Single cycle CPU course to do, pro - use, Verilog language, suitable for vivado)
<Alva007 > 在 2025-06-09 上传 | 大小:768kb | 下载:0

[VHDL编程sum in vhdl

说明:Sum module for Cyclone IV
<w3bpunk> 在 2024-09-29 上传 | 大小:767.96kb | 下载:0
« 1 2 ... .17 .18 .19 .20 .21 1122.23 .24 .25 .26 .27 ... 4310 »

源码中国 www.ymcn.org