[VHDL编程] moto2

说明：使用CPLD进行驱动电机演示，使用硬件编程语言，适合初学者-use of motor-driven CPLD for a demonstration of the use of hardware programming language, suitable for beginners
<lordor> 在 2025-06-09 上传 | 大小：740kb | 下载：0

[VHDL编程] computer10

说明：基于VHDL语言的设计8位CISC微处理器实例-VHDL design language based on 8-bit CISC microprocessor examples
<steven> 在 2025-06-09 上传 | 大小：740kb | 下载：0

[VHDL编程] dds

说明：如何利用FPGA产生DDS调频信号 很具体的-How to make use of DDS generated FM signal FPGA specific
<梁梁> 在 2025-06-09 上传 | 大小：739kb | 下载：0

[VHDL编程] DiSyLab1

说明：A vhdl design of a simple arithmetic and logic unit (alu)
<vasoggr> 在 2025-06-09 上传 | 大小：740kb | 下载：0

[VHDL编程] light_wys

说明：基于FPGA的交通灯设计，有简短的程序应用-Design of FPGA-based traffic lights
<行者> 在 2025-06-09 上传 | 大小：739kb | 下载：0

[VHDL编程] FPGA_overview

说明：An overview of FPGAs and FPGA programming Initial experiences at Daresbury
<Lee Yinghui> 在 2025-06-09 上传 | 大小：741kb | 下载：0

[VHDL编程] dfas

说明：EDA实验源代码 正弦信号发生器，自带仿真，源代码，下载可运行-EDA test sinusoidal signal generator source code, comes with simulation, source code, download to run
<张冰> 在 2025-06-09 上传 | 大小：739kb | 下载：0

[VHDL编程] pinlvji

说明：基于FPGA的数字频率计，内含ise工程文件，各模块代码。-VHDL FPGA ISE
<小王> 在 2025-06-09 上传 | 大小：740kb | 下载：0

[VHDL编程] plljishi

说明：利用脉冲计数产生一个脉宽可调的脉冲，然后作为使能信号送给计数器。测试在具有不同相位时钟下的计数效果，太过设置计数频率，可发现不同相位的时钟计数差别，经验证-Pulse counting to generate a pulse width adjustable pulse, and then as an enabling signal is sent to the counter. Test in a different phase clock count, too set the count f
<张朗> 在 2025-06-09 上传 | 大小：741kb | 下载：0

[VHDL编程] serial

说明：基于FPGA的串口通讯,能够实现串口助手给fgpa发送16进制的数字，FPGA也能够向串口调试助手发送数据-Based on FPGA, serial port communication can realize serial assistant send fgpa hexadecimal Numbers, the FPGA can also send data to serial debugging assistant
<wanglei> 在 2025-06-09 上传 | 大小：740kb | 下载：0

[VHDL编程] cpld

说明：利用quartus软件对CPLD进行文档建立、软件编程、时序仿真-CPLD using the quartus software for document creation, software programming, timing simulation
<wang huazhen> 在 2025-06-09 上传 | 大小：741kb | 下载：0

[VHDL编程] Signal-Generator-VHDL-design

说明：信号发生器VHDL设计 波形可选：正弦(sine)，方波(sqr)，锯齿波(jc_de和jc_in两种)，三角波(sanj)和阶梯波(stair)信号模块-Optional waveform signal generator VHDL design: sinusoidal (sine), square wave (sqr), sawtooth (jc_de and jc_in two kinds), triangle wave (sanj) and staircase (stair) sig
<> 在 2025-06-09 上传 | 大小：741kb | 下载：0