资源列表
[VHDL编程] ovm-1[1].0.1.tar
说明:ovm 公开的源代码,用于asic设计验证,但要ncverilog的仿真器一起用-ovm verfication package<yoarst> 在 2025-06-09 上传 | 大小:738kb | 下载:0
[VHDL编程] comp
说明:数值比较器,Verilog实现,带具体实验说明文档。-Numerical comparator, Verilog realization of experiments with specific documentation.<mypudn0001> 在 2025-06-09 上传 | 大小:738kb | 下载:0
[VHDL编程] AT89C51PMAX7219pinlvji-
说明:实现的是一个频率计的功能,源代码中分4各模块,各自实现自己的功能 最后综合起来实现频率计的功能-Implementation is a function of frequency meter, the source code of each module carve 4, each of the last to realize their functions together to achieve the function of frequency meter<龙德勇> 在 2025-06-09 上传 | 大小:738kb | 下载:0
[VHDL编程] acc32bit
说明:本设计为32位数字相位累加器,门级描述的Verilog代码。其中,acc32bit.v为顶层文件,full_add1.v为一位全加器的门级描述模块,flop.v为触发器的门级描述模块。-The design for the 32-bit digital phase accumulator, gate-level descr iption of the Verilog code. Which, acc32bit.v as top-level file, full_add1.v as a full<吴亮> 在 2025-06-09 上传 | 大小:738kb | 下载:0
[VHDL编程] can_exm1_sys
说明:CAN总线的数据采集,FPGA到USB。verilog hdl语言。-CAN bus data acquisition, FPGA to the USB. verilog hdl language.<xiaolou> 在 2025-06-09 上传 | 大小:739kb | 下载:0
[VHDL编程] EncoderUsingif
说明:encoder using else if statement<Sandeep> 在 2025-06-09 上传 | 大小:739kb | 下载:0