[VHDL编程] VHDL_infrared_telecontrol_design

说明：Infrared telecontrol design based on the the VHDL includes the mode of infrared send,receive mode,key code mode,ringing mode and so on.
<彭平> 在 2025-06-15 上传 | 大小：681kb | 下载：0

[VHDL编程] FPGA_vidio

说明：基于fpga的实时视频采集与显示 高速化 小型化-fpga
<方龙> 在 2025-06-15 上传 | 大小：681kb | 下载：0

[VHDL编程] VerilogHDLexample

说明：可综合的VerilogHDL设计实例 ---简化的RISC CPU设计简介-VerilogHDL comprehensive design example can be simplified RISC CPU design--- Introduction---
<李辉> 在 2025-06-15 上传 | 大小：681kb | 下载：0

[VHDL编程] eda-lab

说明：eda lab experiments-eda lab experiments....
<ravitikkam> 在 2025-06-15 上传 | 大小：681kb | 下载：0

[VHDL编程] frequency

说明：基于FPGA的verilog语言频率计设计-Design of FPGA-frequency meter
<zhangquanling> 在 2025-06-15 上传 | 大小：682kb | 下载：0

[VHDL编程] VerilogHDL_Emample

说明：其他说明： 文中实例基本都不依赖实际具体的硬件，可以在任何厂家任何系列的FPGA/CPLD下综合使用（如Altera等，只要资源充足），还可以利用Synoposy公司的工艺库影射到ASIC，完全可以当作软IPCore使用。 -Other notes: the text does not rely on practical and concrete examples of basic hardware, manufacturers of any series in any of the
<飞狼> 在 2025-06-15 上传 | 大小：681kb | 下载：0

[VHDL编程] Dial

说明：简单的拨码盘实验设计，从拨码盘读数显示在数码管上，供初学者参考。-Simple dial encoder experimental design, reading from a dial code displayed on the digital disc, the reference for beginners.
<Domo> 在 2025-06-15 上传 | 大小：681kb | 下载：0

[VHDL编程] fpga_pc

说明：该源码实现了XILINX的FPGA(Spartan 3E)与计算机的通信，用到了rs232串口、ps/2键盘接口、lcd液晶，是学习FPGA很好的资料-The source implementation of the XILINX' s FPGA (Spartan 3E) and computer communications, use the rs232 serial port, ps/2 keyboard interface, lcd LCD is good information t
<tangtao> 在 2025-06-15 上传 | 大小：682kb | 下载：0

[VHDL编程] Modelsim-setup

说明：vhdl开发环境之----modelsim安装步骤-VHDL development environment---- modelsim installation steps
<王子> 在 2025-06-15 上传 | 大小：682kb | 下载：0

[VHDL编程] Virtex-5-FPGA-Data-Sheet

说明：本程序基于xilinx fpga，v5，verilog语言，主要用于数据采集，采集频率可达500m，通过pingpang缓存进行数据转发。-The program xilinx fpga, v5, verilog language, mainly used for data acquisition, acquisition frequency of up to 500m, through data forwarding pingpang cache.
<fuhai> 在 2025-06-15 上传 | 大小：682kb | 下载：0

[VHDL编程] miaobiao

说明：秒表 8个7段译码器 分钟数——秒数—百分之一秒-Stopwatch 8 7 segment decoder minutes- seconds- hundredths of a second
<chenguanda> 在 2025-06-15 上传 | 大小：682kb | 下载：0

[VHDL编程] Code-speed-adjustment-circuit

说明：基于同步的数字 复接系统, 即输入的数据码流速率相同。若各 支路 的数 据码 流速 率不 同, 则 不能 直接 进行 复接, 因为复接合成后的数字信 号流, 在 接收端是无法分接恢复成原来的信号的, 为此在复接 前要使各支路数码率同步, 我们可以在设计的同步数字复接系 统前方加一码速调整单元, 以调整各支路的速码率使其同步, 并在分接 后再经过码速调整恢复为原来的速率。 -Based on the synchronous digital multiplex system, namely th
<谢政龙> 在 2025-06-15 上传 | 大小：681kb | 下载：0