资源列表
[VHDL编程] GuangShanChi
说明:光栅尺的四细分和辩向电路,并具有计数器功能,利用Quartus综合,可以参考-Grating four segments and the dialectic to the circuit, and have counter functions, using Quartus integrated, can refer to<蔡有才> 在 2025-06-15 上传 | 大小:678kb | 下载:0
[VHDL编程] h264_baseline_dec_ip_core
说明:这是一个有关h264解码器的IP核源代码,内有对其内部各功能的整体说明。-This is a relevant h264 decoder IP core source code for its internal function within the overall descr iption.<> 在 2025-06-15 上传 | 大小:678kb | 下载:0
[VHDL编程] DDRSDRAM_controller
说明:ddr sdram控制器,lattice器件的参考设计,比较详细-ddr sdram controller, lattice components of the reference design, very detailed<> 在 2025-06-15 上传 | 大小:677kb | 下载:0
[VHDL编程] FPGA_Day1_Session1_Processor-based-System-designV
说明:fpga design basics are included<santhi> 在 2025-06-15 上传 | 大小:678kb | 下载:0
[VHDL编程] dds
说明:在altera的FPGA上实现直接数字频率合成,即用verilog实现DDS,输出正弦波形,在modelsim软件中仿真通过,已包含所有代码和工程以及二进制流文件。-The realization of direct digital frequency synthesis in the Altera FPGA, which is implemented by Verilog DDS, the output sine wave, through the simulation in Modelsim<汪少锋> 在 2025-06-15 上传 | 大小:678kb | 下载:0
[VHDL编程] passlock
说明:采用verilog编写的4位密码锁,输入4位密码,带有返回重新输入功能,经过确定验证后,如果密码正确,则发出灯亮,如果错误则蜂鸣器报警。通过实验-Using verilog written four locks, enter the 4-digit password, after determining verify if the password is correct, then the issue lights, the buzzer alarm if an error. Experimen<> 在 2025-06-15 上传 | 大小:678kb | 下载:0
[VHDL编程] shuzizhong
说明:我做的是基于fpga的一个数字钟的设计用的是xilinx ise开发环境-What I do is design a digital clock based fpga xilinx ise with the development environment<王祥祥> 在 2025-06-15 上传 | 大小:679kb | 下载:0
[VHDL编程] scan_key_4x4_1602
说明:基于xilinx的fpga4x4矩阵键盘输入lcd1602显示矩阵键盘输入代码,模块化设计,程序易移植-Based on xilinx fpga4x4 matrix keyboard input lcd1602 display matrix keyboard input code, modular design, easy to transplant program<何以解优> 在 2025-06-15 上传 | 大小:679kb | 下载:0