资源列表

« 1 2 ... .98 .99 .00 .01 .02 1203.04 .05 .06 .07 .08 ... 4310 »

[VHDL编程Verilog HDL设计练习进阶

说明:初学verilog HDL时 找的好资料 大家共享-Beginners should try to find a good share information
<chencsw> 在 2025-06-16 上传 | 大小:665kb | 下载:0

[VHDL编程dzq

说明:利用数控分频器设计硬件电子琴.硬件电子琴电路模块设计-Use hardware organ NC divider design. Hardware electric circuit module design
<asd> 在 2025-06-16 上传 | 大小:665kb | 下载:0

[VHDL编程ddr_verilog_xilinx

说明:xilinx公司原版的DDR时序控制源码.-xilinx' s original source code of the DDR timing control.
<suyufeng> 在 2025-06-16 上传 | 大小:665kb | 下载:0

[VHDL编程character-rotation-on-multiple-7segment-displays.

说明:character rotation on multiple 7segment displays by verilog
<nedved> 在 2025-06-16 上传 | 大小:665kb | 下载:0

[VHDL编程ACTIVEHDL

说明:In this module we prepare our students to familiar with ACTIVE-HDL TOOLS, which is used for Compilation and Simulation purpose.
<naga> 在 2025-06-16 上传 | 大小:665kb | 下载:0

[VHDL编程RNG

说明:Random number Generator based in vhdl
<banhallem> 在 2025-06-16 上传 | 大小:666kb | 下载:0

[VHDL编程dds_sin

说明:基于FPGA的DDS信号发生器,可以在FPGA上实现正弦波的产生,用到isp协议,sin函数rom发生器,希望这些能帮助大家!-FPGA-based DDS signal generator, sine wave generation on the FPGA, used isp agreement, the sin function rom generator, I hope These can help you!
<520yunping1314> 在 2025-06-16 上传 | 大小:666kb | 下载:0

[VHDL编程the-use-of-Quartus-and-IP-core

说明:QuartusIP核的使用,很适合初学者使用-the use of Quartus and IP core
<xingyewuyu> 在 2025-06-16 上传 | 大小:666kb | 下载:0

[VHDL编程frequency

说明:能够检测方波正弦波以及锯齿波的频率,并且以及试过可以运行,采用的开发环境是ISE,编程语言是Verilog-Able to detect a square wave frequency of the sine wave and sawtooth wave, and as well tried can run the development environment is the ISE, the programming language is Verilog
<Owen> 在 2025-06-16 上传 | 大小:666kb | 下载:0

[VHDL编程1

说明:verilog编写的11阶FIR数字滤波器-The 11 order FIR digital filter Verilog prepared!!!!!!!!!!!!!!!!!!!!!
<网速卡> 在 2025-06-16 上传 | 大小:666kb | 下载:0

[VHDL编程sell-machine

说明:verilog sell machine 通过robei和vivado设计的建议xilinx测试程序,有助于学习vivado和fpga-verilog vivado xilinx
<Cht> 在 2025-06-16 上传 | 大小:666kb | 下载:0

[VHDL编程cnt100

说明:一百进制计数器,采用层次化设计,底层文件为十进制计数器,顶层文件原理图设计-the procedure is based on vhdl,it can count 100,and use top-down
<niuniu> 在 2025-06-16 上传 | 大小:666kb | 下载:0
« 1 2 ... .98 .99 .00 .01 .02 1203.04 .05 .06 .07 .08 ... 4310 »

源码中国 www.ymcn.org