资源列表

« 1 2 ... .01 .02 .03 .04 .05 1206.07 .08 .09 .10 .11 ... 4310 »

[VHDL编程fip

说明:通过PC104访问内存地址,内存需要进行地址选择,需要通过CPLD做地址逻辑变换。这个就是完成这个功能。实现简单。-Access through the PC104 memory address, memory address the need for choice, need to do address CPLD logic transformation. This is the completion of this function
<周胜> 在 2025-05-28 上传 | 大小:662kb | 下载:0

[VHDL编程74HammingCode

说明:用VHDL语言编写的可以实现(7,4)汉明码编解码的程序。-Using VHDL language can be achieved (7,4) Hamming Code Codec procedures.
<王磊> 在 2025-05-28 上传 | 大小:662kb | 下载:0

[VHDL编程s3esk_picoblaze_real_time_clock

说明:PicoBlaze_Real_Time_Clock-PicoBlaze_Real_Time_Clock
<Tio> 在 2025-05-28 上传 | 大小:662kb | 下载:0

[VHDL编程sine-generator

说明:ROM型正弦信号发生器,从rom中读取正弦波的点,循环输出,经AD生成波形,环境为quartus-sine generator in quartus
<张文> 在 2025-05-28 上传 | 大小:662kb | 下载:0

[VHDL编程LIP7101CORE_Handheld_Bike_Computer

说明:Handheld Bike computer verilog code
<jc> 在 2025-05-28 上传 | 大小:662kb | 下载:0

[VHDL编程vhdldaima

说明:各种vhdl的源代码,基本vhdl的源代码,让你更好学会vhdl-failed to translate
<hamigua> 在 2025-05-28 上传 | 大小:662kb | 下载:0

[VHDL编程FPGA-design-spree-

说明:FPGA设计大礼包(多个文档,有设计思想、技巧、流程、验证、芯片引脚分布等)-FPGA design spree (multiple documents, there are design ideas, techniques, processes, verification, chip pinouts, etc.)
<jizhendong> 在 2025-05-28 上传 | 大小:662kb | 下载:0

[VHDL编程pin-lv-ji

说明:设计的是一个数字频率计,通过八个七段数码管显示频率值。系统时钟选择的50M的时钟,闸门时间为1s(通过对系统时钟进行分频得到),在闸门为高电平期间,对输入的频率进行计数,当闸门变低的时候,记录当前的频率值,并将频率计数器清零,频率的显示每过2秒刷新一次。被测频率通过一个拨动开关来选择是使用系统中的数字时钟源模块的时钟信号还是从外部通过系统的输入输出模块的输入端输入一个数字信号进行频率测量。当拨动开关为高电平时,测量从外部输入的数字信号,
<刘渝> 在 2025-05-28 上传 | 大小:662kb | 下载:0

[VHDL编程440

说明:一个误差的VHDL代码,主要是模糊PID的代码-VHDL code of an error, the main code of the fuzzy PID
<沈旭科> 在 2025-05-28 上传 | 大小:662kb | 下载:0

[VHDL编程ddr_verilog

说明:DDR控制器的VERILOG代码;状态机;读写;刷新等操作-ddr controller,verilog
<雷恒伟> 在 2025-05-28 上传 | 大小:662kb | 下载:0

[VHDL编程synchoronous_FIFO(jianban)

说明:基于IPcore的同步FIFO的设计。采用Verilog代码书写。读写位宽均为8bit,深度为32.-IPcore synchronous FIFO-based design. Using Verilog code writing. Read and write bits wide are 8bit, depth is 32.
<杨杨> 在 2025-05-28 上传 | 大小:662kb | 下载:0

[VHDL编程finalvhdl

说明:这个一个密码锁的程序,在蓝宝石开发板上跑的。预先设置四位密码,如果输入对了就显示正确,如果输入错误连续三次就锁住。-A lock of this program, the development board running sapphire. Four pre-set password, if the input is displayed on the right, if you enter the wrong three times
<应斐然> 在 2025-05-28 上传 | 大小:662kb | 下载:0
« 1 2 ... .01 .02 .03 .04 .05 1206.07 .08 .09 .10 .11 ... 4310 »

源码中国 www.ymcn.org