[VHDL编程] 脉冲记时CPLD

说明：工作原理： 脉冲输入，记录30个脉冲的间隔时间（总时间），LED显示出来，牵涉到数码管的轮流点亮，以及LED的码。输入端口一定要用个 74LS14整一下，图上没有。数码管使用共阴数码管。MAXPLUS编译。 测试时将光电门的信号端一块连接到J2口的第三管脚，同时第一管脚为地，应该与光电门的地连接（共地）。 开始测试： 按下按键，应该可以见到LED被点亮，指示可以开始转动转动惯量盘，等遮光片遮挡30次光电门后，
<高颖峰> 在 2025-06-02 上传 | 大小：630kb | 下载：0

[VHDL编程] Farsight070714FPGA

说明：一个高级培训班的内部资料,非常宝贵,读者可以掌握FPGA的基本思路-A high-level training of internal information, are very valuable, readers can grasp the basic ideas FPGA
<binglu> 在 2025-06-02 上传 | 大小：630kb | 下载：0

[VHDL编程] Mars-SP3-U_FPGA_manual

说明：Mars-SP3-U FPGA开发板说明，针对Xilinx的XC3S400，有对原理图的说明和实例操作说明-Mars-SP3-U FPGA development board that Xilinx for the XC3S400, there is schematic diagram of the descr iption and examples of instructions
<iversn> 在 2025-06-02 上传 | 大小：630kb | 下载：0

[VHDL编程] Alog

说明：用于实现超声回波数据的对数压缩处理,用ALTERA QUARTUSII5.1以上版本软件可以打开-For the realization of ultrasonic echo data on the number of compression, using ALTERA QUARTUSII5.1 above software can open
<项四平> 在 2025-06-02 上传 | 大小：630kb | 下载：0

[VHDL编程] the_design_and_realization_of_DDR2-SDRAM_controlle

说明：ddr2控制器的设计与实现,详细介绍了其结构和思想-the design and realization of DDR2-SDRAM controller
<alins> 在 2025-06-02 上传 | 大小：631kb | 下载：0

[VHDL编程] DVI_Demo_C3H_PortB

说明：DVI_Demo_C3H_portB HSMC-DVI card
<yangyang> 在 2025-06-02 上传 | 大小：631kb | 下载：0

[VHDL编程] ps2

说明：FPGA的SP2端口的实现，将键盘扫描值在数码管上显示-SP2 port FPGA-implementation of the value of the keyboard scan is displayed on the digital
<小刘> 在 2025-06-02 上传 | 大小：631kb | 下载：0

[VHDL编程] vhdl

说明：VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言 。-VHDL language is a high-level language for circuit design. It appeared in the late 80' s. Was originally developed by the U.S. Departm
<张静> 在 2025-06-02 上传 | 大小：631kb | 下载：0

[VHDL编程] acquisem

说明：利用FPGA超声TOFD焊缝探伤数据采集系统的设计-FPGA-based ultrasonic TOFD weld inspection data acquisition system
<rich> 在 2025-06-02 上传 | 大小：631kb | 下载：0

[VHDL编程] REPIC_project

说明：Reactive PIC 16F84A code using Esterel..QuartusII compilation
<ankit123> 在 2025-06-02 上传 | 大小：631kb | 下载：0

[VHDL编程] shuzishizhong

说明：可实现数字时钟功能 用于EDA课程实验 有计时，闹钟，还可自行设置调整时间功能-Digital clock function can be used with EDA time course experiment, alarm clock, can set their own time adjustment function
<浅浅> 在 2025-06-02 上传 | 大小：631kb | 下载：0

[VHDL编程] CIC-filter-master

说明：Code Verilog CIC Filter FPGA
<MrGio > 在 2025-06-02 上传 | 大小：631kb | 下载：0