[VHDL编程] LCD1

说明：用Verilog HDL编写的16*2液晶显示one world,one dream。压缩包中包括所有文件，使用的芯片为EP2C5T144，经过最后下载测试的。-Verilog HDL prepared with 16* 2 LCD display one world, one dream. Compression package, including all documents, use the chips for EP2C5T144
<商姣> 在 2025-05-31 上传 | 大小：586kb | 下载：0

[VHDL编程] my_232

说明：verilog 232串口收发程序 在开发板上测试成功过-verilog 232 serial port transceiver program already had some success in the development of on-board test ^ ^
<guoyishi> 在 2025-05-31 上传 | 大小：586kb | 下载：0

[VHDL编程] CY7C68013

说明：USB2.0的Verilog实现，含有完整的FPGA代码-Use Verilog to implement the USB2.0 protcol
<XCP> 在 2025-05-31 上传 | 大小：586kb | 下载：0

[VHDL编程] 123

说明：Verilog是广泛应用的硬件描述语言，可以用在硬件设计流程的建模、综合和模拟等多个阶段。随着硬件设计规模的不断扩大，应用硬件描述语言进行描述的CPLD结构，成为设计专用集成电路和其他集成电路的主流。通过应用Verilog HDL对多功能电子钟的设计，达到对Verilog HDL的理解，同时对CPLD器件进行简要了解。
<和> 在 2025-05-31 上传 | 大小：587kb | 下载：0

[VHDL编程] esi

说明：FPGA的涡流检测正交信号源的设计方法 .-Eddy current testing FPGA design method of orthogonal signal
<rish> 在 2025-05-31 上传 | 大小：587kb | 下载：0

[VHDL编程] DDSvhdl

说明：直接数据频率合成；数据ＲＯＭ制作；ｍｉｆ文件制作-Direct data modulation data ROM production mif documentation
<Troy> 在 2025-05-31 上传 | 大小：587kb | 下载：1

[VHDL编程] traffic-controller-lianjie

说明：基于DE2-70开发板的交通灯设计，有50MHz的分频程序，交通控制程序，数码管显示程序，采用Quartus ii 软件，对应开发板的引脚已经对应好，直接下载到DE2-70开发板可用-DE2-70 development board based design of traffic lights, there is a 50MHz frequency procedures, traffic control procedures, digi
<李文婷> 在 2025-05-31 上传 | 大小：587kb | 下载：0

[VHDL编程] uart

说明：基于RS232的串口通信 源代码-UART base on rs232 verilog files
<方禹> 在 2025-05-31 上传 | 大小：587kb | 下载：0

[VHDL编程] FX2LP-FPGA

说明：xilinx FPGA XC6LX9 与CY7C68013通信程序-xilinx FPGA XC6LX9 and communication program CY7C68013
<书才> 在 2025-05-31 上传 | 大小：587kb | 下载：0

[VHDL编程] KinetisIAR

说明：OSPF协议将网络划分为多个自治域进行管理，路由器根据在自治系统中的角色划分(IAR,ABR,BBR,ASBR)，除IAR外，一个运行OSPF协议的接口状态根据接口的不同类型可划分为 DR: Designated Router BDR: Border Designated Router DROther: Non (DR or BDR)-The OSPF protocol divides the networ
<吴婷婷> 在 2025-05-31 上传 | 大小：587kb | 下载：0

[VHDL编程] ds18b20_ip

说明：DS18B20芯片的FPGA驱动，采用的语言是verilog。-DS18B20 chip FPGA driven language used is verilog.
<rachel> 在 2025-05-31 上传 | 大小：587kb | 下载：1

[VHDL编程] 1306151376

说明：example about xilinx example
<okanijerya > 在 2025-05-31 上传 | 大小：587kb | 下载：0