[VHDL编程] Verilog

说明：东南大学Verilog HDL经典讲义，有助于初学者的学习-Southeast University, Verilog HDL classic lectures to help beginners learn
<李> 在 2025-06-01 上传 | 大小：582kb | 下载：0

[VHDL编程] fix_float

说明：该程序的功能是将18位的定点数转换成15位（1，5，9）格式的浮点数，-The program' s function is to set the 18-bit conversion of 15 points (1,5,9) format floating-point,
<陈晓> 在 2025-06-01 上传 | 大小：582kb | 下载：0

[VHDL编程] GraphicEqualizer

说明：Graphic Equalizer sample display -Graphic Equalizer sample display
<zhang> 在 2025-06-01 上传 | 大小：582kb | 下载：0

[VHDL编程] fft

说明：快速傅立叶变换（FFT）的FPGA实现,本系统采用了不同点数基2的复FFT。-Fast Fourier Transform (FFT) of the FPGA, the system uses two different points-based complex FFT.
<xiaoming> 在 2025-06-01 上传 | 大小：582kb | 下载：0

[VHDL编程] verilogHDL

说明：verilog HDL 的课件，东南大学的课件，具有学习价值-verilog HDL courseware, Southeast University, courseware, a learning value
<dsw> 在 2025-06-01 上传 | 大小：582kb | 下载：0

[VHDL编程] light_state_machine

说明：用Verilog HDL语言写一个雷鸟车灯控制器。汽车工作状态有：空闲，左转弯，右转弯，告警。-Verilog HDL language used to write a Thunderbird lights controller. Working state vehicle are: idle, turn left, turn right, alarm.
<sunying> 在 2025-06-01 上传 | 大小：582kb | 下载：0

[VHDL编程] shuzizhong

说明：数字钟，通过FPGA实现了各种功能，课程设计所做，因为代码简单，没有分模块，一个程序写完了。-Responder, through the FPGA to achieve a variety of functions, curriculum design done, because the code is simple, there is no sub-module, a program finished.
<liuye> 在 2025-06-01 上传 | 大小：582kb | 下载：0

[VHDL编程] weitb

说明：在数字通信中，通常直接从接收到的数字信号中提取位同步信号，这种直接法按其提取同步信号的方式，大致可分为滤波法和锁相法。锁相法是指利用锁相环来提取位同步信号的方法，本设计方案就是基于锁相环的位同步提取方法，能够比较快速地提取位同步时钟，并且设计简单，方便修改参数。采用Quartus II设计软件对系统进行了仿真试验，并用Altera的Cyclone II系列FPGA芯片Ep2c5予以实现。-In digital communication
<dandan> 在 2025-06-01 上传 | 大小：582kb | 下载：0

[VHDL编程] USB2UART

说明：usb串口通信的固件程序与FPGA控制程序-usb serial communication firmware and FPGA control program
<yxm> 在 2025-06-01 上传 | 大小：582kb | 下载：0

[VHDL编程] Frequency-counter

说明：基于FPGA的频率计设计。通过FPGA运用、 HDL编程，利用FPGA(现场可编程门阵列)芯片设计了一个8位数字式等精度频率计，该频率计的测量范围为0-100MHZ，利用QUARTUS II集成开发环境进行编辑、综合、波形仿真，并下载到CPLD器件中，经实际电路测试，仿真和实验结果表明，该频率计有较高的实用性和可靠性。-Frequency counter FPGA-based design. By using FPGA, VHDL pr
<吴亮> 在 2025-06-01 上传 | 大小：582kb | 下载：0

[VHDL编程] IDE_Interface

说明：IDE接口程序，是用VERILOG写的，高手进阶程序-IDE interface program is written using VERILOG, master advanced procedures. .
<wns> 在 2025-06-01 上传 | 大小：582kb | 下载：0

[VHDL编程] FIR_filter_design

说明：FTR滤波器设计文档，几个常用方法，切比雪夫，流水线，FFT-FTR filter design documents, several commonly used methods, Chebyshev, pipeline, FFT, etc.
<chen> 在 2025-06-01 上传 | 大小：582kb | 下载：0