[VHDL编程] adder

说明：adder in vhdl , ff , using xilinx ise -adder in vhdl , ff , using xilinx ise
<deepak> 在 2025-05-23 上传 | 大小：577kb | 下载：0

[VHDL编程] shuziluji

说明：纯VHDL文件 拥有闹铃 整点报时 日历 使用方法（打开文件shizhong.gdf文件编译即可（本人使用maxplus-Pure VHDL files have calendar alarm whole hour to use (you can open the file shizhong.gdf file compilation (I use maxplus))
<虫子> 在 2025-05-23 上传 | 大小：577kb | 下载：0

[VHDL编程] Serial

说明：基于epm1270的串行通信vhdl代码-serial vhdl code for epm1270
<liuwu> 在 2025-05-23 上传 | 大小：577kb | 下载：0

[VHDL编程] VerilogHDL

说明：很多verilog编写实例，简单易行，很适合初学者-Verilog written many instances, simple, very suitable for beginners
<王阳> 在 2025-05-23 上传 | 大小：577kb | 下载：0

[VHDL编程] communicate-with-the-computer

说明：用Altera Quartus II 的VHDL语言完成的串口与电脑通讯的源代码-The use of Altera Quartus II VHDL language to complete the serial port to communicate with the computer source code
<nanana> 在 2025-05-23 上传 | 大小：577kb | 下载：0

[VHDL编程] eeprom-model

说明：基于fpga的eeprom设计，适合用于eeprom的仿真-eeprom model based on FPGA
<> 在 2025-05-23 上传 | 大小：577kb | 下载：0

[VHDL编程] SAP1pond

说明：SAP1 Using VHDL instead of presenting in Proteus
<CaST> 在 2025-05-23 上传 | 大小：577kb | 下载：0

[VHDL编程] NCVerilog_tutorial-chinese

说明：linux下cadence nc_verilog工具使用教程，中文的，很详细，很适合学习-tool under linux cadence nc_verilog tutorials, Chinese, very detailed, very suitable for learning
<pz> 在 2025-05-23 上传 | 大小：577kb | 下载：0

[VHDL编程] VHDL

说明： 1、根据设计要求，完成对序列信号检测器的设计。 2、进一步加强对QuartusⅡ的应用和对VHDL语言的使用。-1, according to design requirements, to complete the sequence of the signal detector design. 2, to further strengthen the Quartus Ⅱ applications and the use of
<pppp> 在 2025-05-23 上传 | 大小：577kb | 下载：0

[VHDL编程] VGA

说明：嵌入式FPGA初学者源代码，VGA显示器驱动显示程序，调试良好，下载即可运行，自我分析学习的源代码典范-Embedded FPGA source code for beginners, VGA display driver display program, debug good download to run, self-analysis model for studying the source code
<郭力> 在 2025-05-23 上传 | 大小：577kb | 下载：0

[VHDL编程] clockdiv_teste

说明：Clock division program write in Verilog with selected divider (32 bits)
<rafaelmanfrin> 在 2025-05-23 上传 | 大小：577kb | 下载：0

[VHDL编程] rtl

说明：基于S10新品的2x2矩阵乘模块，附带双精度的乘法，除法ip核(2x2 matrix multiplication module based on S10 new product, with double precision multiplication, division IP kernel)
<Rdddd> 在 2025-05-23 上传 | 大小：577kb | 下载：0