[VHDL编程] DISP

说明：基于VHDL的程序设计文档，模拟的地铁售票系统-VHDL-based program design documents, simulation of the subway ticketing system
<江涛> 在 2025-06-08 上传 | 大小：527kb | 下载：0

[VHDL编程] DPLL

说明：数字锁相环频率合成器的vhdl实现的源代码-Digital PLL Frequency Synthesizer vhdl source code to achieve
<sunnyhp> 在 2025-06-08 上传 | 大小：527kb | 下载：1

[VHDL编程] poc

说明：连接CPU与外部器件printer的接口元件，用VHDL语言编写，可进行仿真-CPU and external devices connected printer interface components, with the VHDL language, can be simulated
<Sophie> 在 2025-06-08 上传 | 大小：527kb | 下载：0

[VHDL编程] AD9857_b

说明：芯片AD9857资料，英文版，此芯片可以实现基带处理，成型滤波，上变频等功能，希望对大家有用 好好看哦-Chip AD9857 information, in English, this chip can achieve baseband shaping filter, the frequency and other functions, we hope to be useful well Kane
<欧阳凯> 在 2025-06-08 上传 | 大小：527kb | 下载：0

[VHDL编程] FIRDesign

说明：FIR Design implementation in VHDL.
<Senthil> 在 2025-06-08 上传 | 大小：527kb | 下载：0

[VHDL编程] singlecircle_cpu

说明：实现十一条指令的单周期处理器，运用Verilog语言，顺利执行，仿真正确。-To achieve single-cycle instruction processor XI, the use of Verilog language, the successful implementation of the simulation is correct.
<孙玉> 在 2025-06-08 上传 | 大小：527kb | 下载：0

[VHDL编程] ad976

说明：FPGA实现AD976的自动采样的Verilog HDL程序，所采用的是AD976的模式一，已调试成功-AD976 FPGA to realize the automatic sampling of the verilog HDL program, the is AD976 model a, already debugging success
<> 在 2025-06-08 上传 | 大小：528kb | 下载：0

[VHDL编程] XC3S700_7SEG_Test

说明：红色飓风3S700AN开发板LED数码管测试例程-Red Hurricane 3S700AN ​ ​ development board seg LED test code
<Eddie> 在 2025-06-08 上传 | 大小：528kb | 下载：0

[VHDL编程] 08_uart

说明：fpga 串口程序，实现串口接收并自动发送-FPGA serial procedures, serial receiving and automatic transmission
<陈gl> 在 2025-06-08 上传 | 大小：528kb | 下载：0

[VHDL编程] First_test_Blinking_LEDs

说明：my first tuto on de1 bored vhdl code blink leds my first tuto on de1 bored vhdl code blink leds my first tuto on de1 bored vhdl code blink leds -my first tuto on de1 bored vhdl code blink leds my first tuto on de1 bored vhdl code blink leds my first
<bil> 在 2025-06-08 上传 | 大小：528kb | 下载：0

[VHDL编程] TR0114-VHDL-Language-Reference

说明：This comprehensive reference provides a detailed overview of the VHDL language and describes each of the standard VHDL keywords (reserved words)
<ThienDinh> 在 2025-06-08 上传 | 大小：528kb | 下载：0

[VHDL编程] encoder_clk

说明：精确实现奇数分频，将FPGA开发板提供的25MHZ时钟分频为1MHZ，内含测试文件(Accurate realization of odd frequency division, the FPGA development board provides 25MHZ clock frequency divided into 1MHZ, containing test files)
<没伞的孩子 > 在 2025-06-08 上传 | 大小：528kb | 下载：0