[VHDL编程] SystemC

说明：SystemC可以由C语言直接开发硬件，它使用SystemC工具环境把类C语言的程序综合成为硬件代码-SystemC can be developed directly by the C language hardware, it uses SystemC tools category C language environment for the procedure to become an integrated hardware code
<suoguang> 在 2025-06-08 上传 | 大小：524kb | 下载：0

[VHDL编程] watch_v1

说明：数字跑表 该跑表具有启动、复位、暂停、暂停后继续计时等功能 能显示的秒计数时间精确到小数点后第二位，即能显示**.**s 按钮设置防抖-Digital stopwatch in the stopwatch with start, reset, suspend, suspended after the time and other functions can show the seconds counting time accurate to the second place aft
<何川> 在 2025-06-08 上传 | 大小：524kb | 下载：0

[VHDL编程] EnergyEfficientVLSIArchitectureforLinearTurboEqua

说明：Energy efficient for turbo encoder decoder
<suresh> 在 2025-06-08 上传 | 大小：524kb | 下载：0

[VHDL编程] CPLD(ZFZ2009-2-24)

说明：转速表CPLD源程序代码,具有频率检测,数码管显示刷新，反转检测功能-Tachometer CPLD source code, with a frequency detection, digital tube display refresh, reversal detection
<windson.ma> 在 2025-06-08 上传 | 大小：524kb | 下载：0

[VHDL编程] fpgaclocking

说明：vhdl based fpga clocking lab material.
<sunder> 在 2025-06-08 上传 | 大小：524kb | 下载：0

[VHDL编程] Broadbction

说明：FPGA宽带数据采集时钟相位校正方法Broadband data collection FPGA clock phase correction-Broadband data collection FPGA clock phase correction
<gai1949> 在 2025-06-08 上传 | 大小：524kb | 下载：0

[VHDL编程] irDA

说明：EP2C8Q208_Quartus_V8.0 基于FPGA实现irDA VHDL代码-EP2C8Q208_Quartus_V8.0 achieve irDA VHDL code based on FPGA
<zkzkzk> 在 2025-06-08 上传 | 大小：524kb | 下载：0

[VHDL编程] irDA

说明：用vhdl编写的红外线传输代码-Infrared transmission with code written in vhdl! ! ! ! ! ! ! ! !
<bigl> 在 2025-06-08 上传 | 大小：524kb | 下载：0

[VHDL编程] UART16450Transceiver-SourceCode.ZIP

说明：串口16450的逻辑代码，内部带仿真测试代码，已经调试通过-Serial logic code 16450, with internal simulation test code has been debugging through
< 张雨石> 在 2025-06-08 上传 | 大小：525kb | 下载：0

[VHDL编程] NANO2_usb2.0

说明：NANO2开发板实例之usb2.0通信实例，本实验工程是建立在xilinxFPGA上做的开发文档-NANO2 development board instance of usb2.0 communication as an example, the experiment project is built on xilinxFPGA development documentation
<wangcheng> 在 2025-06-08 上传 | 大小：525kb | 下载：0

[VHDL编程] ck1

说明：用FPGA实现的数码管时钟，使用的是Nexys4开发板，所以使用了视觉暂留原理实现数码管的显示。-FPGA implementation with digital clock, using Nexys4 development board, so the use of the principle of persistence of vision to realize digital tube display.
<mmhy> 在 2025-06-08 上传 | 大小：525kb | 下载：0

[VHDL编程] Mrunal Mirani Verilog Assignment 1

说明：Multiplexer logic etc
<ksureja> 在 2025-06-08 上传 | 大小：525kb | 下载：0