资源列表
[VHDL编程] MC8051 IP Core
说明：8051的IP软核，使用硬件描述语言编写，可以下载到FPGA/CPLD中作为片上系统的处理器-8051 IP soft-core, the use of hardware descr iption language can be downloaded to the FPGA/CPLD as a system-on-chip processor<zy> 在 2025-06-08 上传 | 大小：520kb | 下载：0
[VHDL编程] cic_compiler_ds613
说明：cic_compiler_ds613 xilinx technology documents<feng zhenwei> 在 2025-06-08 上传 | 大小：521kb | 下载：0
[VHDL编程] FPGA_DSP_using_matlab
说明：这是一个使用matlab语言来实现FPGA的DSP算法的例子。主要是针对xilinx的FPGA芯片。这是一种比较新的编程方法，让matlab工程师也能快速的进行硬件编程。-This is a language to use matlab to implement FPGA-DSP algorithm for example. Mainly aimed at xilinx FPGA-chip. This is a relatively new programming method, so that<Martin> 在 2025-06-08 上传 | 大小：520kb | 下载：0
[VHDL编程] frequency
说明：数字频率计，测量范围0-1GHZ,测周测频自动转换，精度极高，花了很长时间，不过还是有一点点小问题，有待改进.-Digital frequency meter, range 0-1GHZ, automatic conversion measured weekly frequency measurement, high precision, took a long time, but still a little small problems to be improved.<刘懿锋> 在 2025-06-08 上传 | 大小：521kb | 下载：0
[VHDL编程] traffic_light
说明：交通灯控制，分为6个状态，状态1：复位，所有的灯熄灭；状态2：东西绿南北红维持15s时间；状态3：东西黄南北红维持5s时间；状态4：东西红南北绿维持15s时间；状态5：东西红南北黄维持5s时间；状态6：所有变为红灯维持5s时间。各个状态时间可修改，备注清晰-Traffic light control, divided into six states, state 1: reset, all the lights went out 2 State: things green north and<李亚文> 在 2025-06-08 上传 | 大小：521kb | 下载：0
[VHDL编程] Serial_Adder
说明：注意：是verilog语言写的 一bit的全加器，实现4位数的串行加法器，一个时钟能完成一次一bit的全加-Note: It is verilog language to write a bit full adder, to achieve four-digit serial adder, a clock can be completed once a bit full adder<> 在 2025-06-08 上传 | 大小：521kb | 下载：0
[VHDL编程] traffic-light
说明：（1） Divid 模块：1Hz 分频模块，开发板提供50MHz 的系统时钟，而该设计交通灯 转换以秒为计时单位，对50MHz 分频得到1Hz 脉冲信号。 （2） Divid_200 模块: 200Hz 分频模块,用于产生动态扫描模块的时钟。一个数码管 稳定显示要求的切换频率要大于50Hz，那么4 个数码管则需要50×4＝200Hz 以上 的切换频率才能看到不闪烁并且持续稳定显示的字符，因而扫描频率设定为 200Hz。 （3） Control 模块：A、B 方向红绿灯控制<panda> 在 2025-06-08 上传 | 大小：521kb | 下载：0