资源列表

« 1 2 ... .54 .55 .56 .57 .58 1359.60 .61 .62 .63 .64 ... 4310 »

[VHDL编程FPGA实现加法器

说明:用按键控制选择进制,并用数码管显示
<bubble> 在 2010-11-20 上传 | 大小:516.87kb | 下载:0

[VHDL编程pio_top

说明:这个verilog代码是一个输入输出经典的例子。大家一起参考。-the verilog code input and output is a classic example. Together reference.
<chenliang> 在 2025-06-08 上传 | 大小:516kb | 下载:0

[VHDL编程FPGA_design_of_the_impact_factor_of_the_clock

说明:影响FPGA设计中时钟因素的探讨,能帮组FPGA的设计-FPGA design of the impact factor of the clock,and can help the FPGA design
<lengkongqi> 在 2025-06-08 上传 | 大小:516kb | 下载:0

[VHDL编程Spartan3VGATest

说明:This VGA test will draw a single color page and change color every one second. VGA resolution is 640x480 @25 MHZ 8 colors
<Kosta > 在 2025-06-08 上传 | 大小:516kb | 下载:0

[VHDL编程EP3C25

说明:此文档很重要,是一款最新fpga的文档,很好用的,封装业比较小,功耗低-This document is important, is the latest fpga document, useful, and packaging industry is relatively small, low power consumption
<李雪> 在 2025-06-08 上传 | 大小:516kb | 下载:0

[VHDL编程washmachine

说明:源码为洗衣机控制电路的Verilog代码实现,分六个模块实现,顶层模块有原理图实现-this code is for the control_circuit of machine in Verilog ,it is divided into six modules, the top-level is schematic
<邓广兴> 在 2025-06-08 上传 | 大小:516kb | 下载:0

[VHDL编程Adder_Kogge_Stone_32bit_With_Test_Bench

说明:verilog source code and test bench of Adder Kogge Stone 32-Bit
<abanuaji> 在 2025-06-08 上传 | 大小:516kb | 下载:0

[VHDL编程HOWPTOPUSEPSDRAM

说明:关于SDRAM的用法,看看有用的SDRAMSDRAM-About SDRAM usage, see useful
<zhaotao> 在 2025-06-08 上传 | 大小:516kb | 下载:0

[VHDL编程frenqucy

说明:利用康芯公司的FPGA芯片设计制作频率计,实现对频率的测量。-Kang core using FPGA chip design company frequency meter, realize the frequency measurements.
<stt> 在 2025-06-08 上传 | 大小:516kb | 下载:0

[VHDL编程TDM

说明:运用VHDL实现十分多路复用,毕业设计来的,很清楚 ,希望对大家有用-matlab in Applied Communication Theory, TDM emulation, hope that we can useful!
<谢展芬> 在 2025-06-08 上传 | 大小:516kb | 下载:0

[VHDL编程lab4

说明:s the design and simulation of a simple traffic light controller: The controller consists of a clock divider block, two sequential circuits: a timing counter and a signal generator (state generator), and a decoder. The counter is used to define a
<titorgtfo> 在 2025-06-08 上传 | 大小:517kb | 下载:0

[VHDL编程PWM-VHDL

说明:是使用VHDL编写的一段PWM产生程序,里面附带了详细的说明和源程序。-Is to use VHDL to write a PWM generation procedure, it comes with detailed instructions and the source program.
<qu xiansheng> 在 2025-06-08 上传 | 大小:517kb | 下载:0
« 1 2 ... .54 .55 .56 .57 .58 1359.60 .61 .62 .63 .64 ... 4310 »

源码中国 www.ymcn.org