资源列表

« 1 2 ... .51 .52 .53 .54 .55 1356.57 .58 .59 .60 .61 ... 4310 »

[VHDL编程mc8051V1.4

说明:8051硬核源码(VHDL),具有全部VHDL代码、测试环境以及说明文档、综合脚本等完整的开发、验证环境,源代码通过ASIC投片,并得到不断完善-8,051 hard-core source code (VHDL), with all VHDL code, testing and documentation, environment, Comprehensive integrity of the scr ipt, such as development, certification, the s
<钟方> 在 2025-06-08 上传 | 大小:518kb | 下载:0

[VHDL编程systemc_ex

说明:systemc源码, 入门级, 超好用! systemc源码, 入门级, 超好用! 易懂-SystemC source, entry-level,超好用! SystemC source, entry-level,超好用! Understand
<chenai> 在 2025-06-08 上传 | 大小:519kb | 下载:0

[VHDL编程fpgatri

说明:FPGA三态门的VHDL实现。包括2种不同的实现方法。编译环境是Quartus-VHDL 3-state gate FPGA implementation. Including two kinds of different implementations. Build environment is Quartus
<李超> 在 2025-06-08 上传 | 大小:518kb | 下载:0

[VHDL编程Timer

说明:假定系统时钟为50MHz,试设计一个电子秒表电路,使其按0.01s 的步长进行计时。该电子秒表具有异步清零和启动/停止计数功能,最大能计到59.99s,并用数码管显示计数值。用发光二极管显示向分钟的进位信号。-Assume that the system clock to 50MHz, the design of an electronic stopwatch test circuit, so the step by 0.01s to time. The electronic stopwatch
<邓云鹏> 在 2025-06-08 上传 | 大小:518kb | 下载:0

[VHDL编程fulladder

说明:由四位全加器通过元件例化语句设计成十六位的全加器-By four full adder component instantiated by statements designed 16 of the full adder
<dongmei> 在 2025-06-08 上传 | 大小:518kb | 下载:0

[VHDL编程counter_99

说明:Verilog实现的倒计数器,从99到1再循环,编译成功,可以直接运行,是很好的verilog语言的例子-Verilog implementation of the down counter, from 99-1 recycling, compiled successfully, you can directly run, is a good example of verilog language
<李丽丽> 在 2025-06-08 上传 | 大小:519kb | 下载:0

[VHDL编程OpenRISC

说明:OpenRISC_or1200 source code
<chkao> 在 2025-06-08 上传 | 大小:519kb | 下载:0

[VHDL编程Project-Clock-plus-alarm

说明:实现超多功能数字钟的vhdl硬件实现,可以实现校时校分闹铃,多模切换,多模同时工作-Ultra-versatile digital clock vhdl hardware implementation can be achieved when the school hours the school alarm, multi-mode switching, multi-mode simultaneously
<Ivan Kwan> 在 2025-06-08 上传 | 大小:519kb | 下载:0

[VHDL编程tems

说明:基于FPGA的高速声信号采集存储系统FPGA-based high-speed acoustic signal acquisition and storage systems-FPGA-based high-speed acoustic signal acquisition and storage systems
<qq> 在 2025-06-08 上传 | 大小:519kb | 下载:0

[VHDL编程taxifee

说明:出租车计费器,功能简单但是实用性强,适合于初学者学习使用。-Taxi meter, a simple but functional and practical, suitable for beginners to learn to use.
<Alan> 在 2025-06-08 上传 | 大小:519kb | 下载:0

[VHDL编程AD9280

说明:这是一个利用FPGA对模拟电压采集显示的例子,已经下板验证,效果很好!-This is an example about analog voltage sampling by FPGA, It is tested in the hongxin FPGA development board, The results are good!
<xiao qiang> 在 2025-06-08 上传 | 大小:519kb | 下载:1

[VHDL编程PMD

说明:跑马灯和状态机的结合,利用状态机控制灯的各种状态的切换与闪烁(Switching and scintillation of various states using a state machine to control the light)
<zbsy> 在 2025-06-08 上传 | 大小:519kb | 下载:0
« 1 2 ... .51 .52 .53 .54 .55 1356.57 .58 .59 .60 .61 ... 4310 »

源码中国 www.ymcn.org