[VHDL编程] brentkung_adder

说明：Synopsys的DesignWare库中采用的brentkung高速加法器Verilog源代码生成,附相关文档-Synopsys
<zx> 在 2025-06-09 上传 | 大小：510kb | 下载：0

[VHDL编程] VerilogHDL

说明：经典的IC设计书籍，教你如何学会IC设计的核心知识-a good ic design with verilog book
<刘大鹏> 在 2025-06-09 上传 | 大小：510kb | 下载：0

[VHDL编程] clock1

说明：基于altera的EP2C5芯片的时钟器
<梁世成> 在 2025-06-09 上传 | 大小：510kb | 下载：0

[VHDL编程] zzchufaqi

说明：vhdl 除法器 eda课程设计用。 设计一个两个五位数相除的整数除法器。用发光二极管显示输入数值，用7段显示器显示结果十进制结果。除数和被除数分两次输入，在输入除数和被除数时，要求显示十进制输入数据。采用分时显示方式进行，可参见计算器的显示功能。-divider vhdl eda curriculum design purposes. Design a two five-digit integer divider division. Enter the value with the lig
<> 在 2025-06-09 上传 | 大小：510kb | 下载：0

[VHDL编程] shixuluojidianlusheji

说明：时序逻辑电路设计，FPGA用途，硬件开发，-Sequential logic circuit design, FPGA applications, hardware development,
<hong> 在 2025-06-09 上传 | 大小：510kb | 下载：0

[VHDL编程] DDS

说明：dds实现正弦波vhdl dds宏功能模块 实现各种波形-sine vhdl dds dds achieve macro modules to achieve a variety of waveforms
<里吗> 在 2025-06-09 上传 | 大小：510kb | 下载：0

[VHDL编程] 4

说明：手把手教你学CPLD／FPGA设计（四）Taught you learn CPLD / FPGA Design (D)-Taught you learn CPLD/FPGA Design (D)
<man> 在 2025-06-09 上传 | 大小：510kb | 下载：0

[VHDL编程] AlteraFPGACycloneDemo5-charlcd1

说明：Example shows how to program Altera FPGA Cyclone Family using VHDL Programming Language
<r0x0r0xff> 在 2025-06-09 上传 | 大小：510kb | 下载：0

[VHDL编程] cheng

说明：5位带符号的乘法器设计，语言VHDL，课设必备-5 signed multiplier design, VHDL language, class required
<君子兰> 在 2025-06-09 上传 | 大小：510kb | 下载：0

[VHDL编程] TX

说明：串口发送控制程序！在一帧的发送下，经过串口协议编写的硬件描述语言verilog！-Serial transmission control program!
<邓智友> 在 2025-06-09 上传 | 大小：510kb | 下载：0

[VHDL编程] modelsim_10.1d破解工具

说明：modelsim_10.1d破解工具 modelsim_10.1d破解工具(modelsim_10.1d crack tools)
<email126address > 在 2025-06-09 上传 | 大小：510kb | 下载：0

[VHDL编程] flybird

说明：在开发板EGO1上实现的小鸟游戏，有详细地模块说明，使用vivdao平台实现(Bird board game on the development board EGO1, a detailed module descr iption, the use of vivdao platform)
<a10954 > 在 2025-06-09 上传 | 大小：510kb | 下载：0