[VHDL编程] VGA_LCD_IP

说明：vga ipcore的verilog代码
<> 在 2025-07-28 上传 | 大小：484kb | 下载：0

[VHDL编程] COLOR_CHAR_MODE_SVGA_CTRL_v1_00_b

说明：此ip核是xvga视频接口控制器，主要针对xilinx公司的开发工具-This ip is nuclear XVGA video interface controller, the main target Xilinx
<lipengfei> 在 2025-07-28 上传 | 大小：484kb | 下载：0

[VHDL编程] qiangdaqi

说明：Quartus II工程压缩文件，是一个典型的基于FPGA的抢答器工程项目，有计数、BCD译码、动态扫描等模块。-Quartus II project files, is a typical browser-based FPGA Answer Project, a count, BCD decoding, dynamic scanning module.
<kg21kg> 在 2025-07-28 上传 | 大小：484kb | 下载：1

[VHDL编程] ref3

说明：nexys 2 vhdl reference project for uart
<Mishu> 在 2025-07-28 上传 | 大小：484kb | 下载：0

[VHDL编程] UART_Verilog

说明：Altera FPGA的UART通讯程序-Altera FPGA' s UART communication program
<bobpark> 在 2025-07-28 上传 | 大小：484kb | 下载：0

[VHDL编程] experiment1

说明：VHDL实验一，利用原理图输入法设计4位全加器-VHDL test 1, use of schematic input 4-bit full adder design
<童长威> 在 2025-07-28 上传 | 大小：484kb | 下载：0

[VHDL编程] v3-1-4-12

说明：A Novel VLSI Architecture of Hybrid Image Compression Model based on Reversible Blockade Transform
<sachin> 在 2025-07-28 上传 | 大小：484kb | 下载：0

[VHDL编程] fir-filter-design-and-implementation

说明：简单正确的fir滤波器设计与实现，帮助我们更好的设计更复杂的滤波器-Simple and correct fir filter design and implementation, to help us better design more complex filter
<袁剑> 在 2025-07-28 上传 | 大小：484kb | 下载：0

[VHDL编程] 11_lcd1602

说明：这是一个fpga的lcd1602显示的代码，代码是用verilog语言写的，经过编译后成功了，-This is the fpga' s lcd1602 displayed code, code verilog language written successfully compiled,
<王坤> 在 2025-07-28 上传 | 大小：484kb | 下载：0

[VHDL编程] cmi

说明：运行于Altera Cyclone FPGA平台,由VHDL编写的NRZ到CMI编码和CMI到NRZ解码程序。-Running on Altera Cyclone FPGA platform, VHDL prepared NRZ to CMI CMI to NRZ encoding and decoding procedures.
<qiao> 在 2025-07-28 上传 | 大小：485kb | 下载：0

[VHDL编程] VGA-FPGA

说明：典型的VGA显示驱动程序，用Verilog编写，容易懂-A typical VGA display driver, written in Verilog, easy to understand
<王传呈> 在 2025-07-28 上传 | 大小：484kb | 下载：0

[VHDL编程] mol60

说明：模60计数器，可以实现基本的模60计数功能-mold 60 counter
<李九阳> 在 2025-07-28 上传 | 大小：485kb | 下载：0