资源列表

« 1 2 ... .03 .04 .05 .06 .07 1408.09 .10 .11 .12 .13 ... 4310 »

[VHDL编程AUTORING

说明:自动打铃系统 附带时钟 定时打铃 整点打铃-Auto-play Ling System
<lijing> 在 2025-06-10 上传 | 大小:481kb | 下载:0

[VHDL编程vga1012

说明:VHDL实现VGA显示的横竖彩条,可以进行横彩条,竖彩条的显示控制,包括源码和全部工程文件-VHDL achieve horizontal and vertical color VGA display article can be horizontal color bars, vertical color bars display control, including source code and all engineering documents
<jacob> 在 2025-06-10 上传 | 大小:481kb | 下载:0

[VHDL编程digital_frequency

说明:用verilog实现数字频率计的设计,具有自动换挡功能,采用t法和m法设计,低频显示周期。量程为0.5~10Mhz。开发环境为quartus-This is a method of designing a digital frequency-measuring device. It can measure frequency ranging from 0.5Hz to 10MHz. It is developed in the program of Quartus.
<孙岩> 在 2025-06-10 上传 | 大小:481kb | 下载:0

[VHDL编程SD

说明:SD datasheet basic mini sdhc
<rayfelipe> 在 2025-06-10 上传 | 大小:481kb | 下载:0

[VHDL编程VHDL

说明:VHDL课件,教程。英文版。introduction,language,hardware design。-VHDL courseware, Lecture notes. English. introduction, language, hardware design.
<车雪蓉> 在 2025-06-10 上传 | 大小:481kb | 下载:0

[VHDL编程spi_controller

说明:SPI控制器,基于VERILOG描述,分模块设计,共6个模块,时钟产生模块,移位模块,主模块,从模块,定义模块,顶层模块。-SPI controller, based on the VERILOG descr iption, sub-module design, a total of six modules, clock generation module, shift module, main module, from the modules, custom module, top modul
<Liuhuan> 在 2025-06-10 上传 | 大小:481kb | 下载:0

[VHDL编程frequencimetro

说明:Frequencimetro digital
<gabryel> 在 2025-06-10 上传 | 大小:481kb | 下载:0

[VHDL编程Button

说明:xilinx FPGA 按钮延时去抖动实验-xilinx FPGA button to delay jitter test
<王建> 在 2025-06-10 上传 | 大小:482kb | 下载:0

[VHDL编程AT24CXX

说明:使用标准VHDL编写的I2C协议,用于AT24XX系列的EEPROM读写。-use VHDL language to implement IIC protocol, which is able to read or write eeprom.
<林铎> 在 2025-06-10 上传 | 大小:482kb | 下载:0

[VHDL编程stopWatch

说明:基于VHDL语言数字秒表的实现!使用模块化的设计,包含详细设计说明文档。可在DE2-115开发板上进行验证!-digital stop watch based on VHDL language
<顾庆水> 在 2025-06-10 上传 | 大小:482kb | 下载:0

[VHDL编程frequency divider and testbench

说明:a frequency divider and test bench with simulation results
<abitofhero> 在 2025-06-10 上传 | 大小:482kb | 下载:0

[VHDL编程10_100m_ethernet-fifo_convertor

说明:10_100m_ethernet-fifo_convertor
<二叠好> 在 2025-06-10 上传 | 大小:482kb | 下载:1
« 1 2 ... .03 .04 .05 .06 .07 1408.09 .10 .11 .12 .13 ... 4310 »

源码中国 www.ymcn.org