[VHDL编程] circuit

说明：VHDL语言，测量脉冲个数。适用于FPGA.-VHDL language, the number of measurement pulses. Applicable to FPGA.
<王瑀> 在 2025-06-07 上传 | 大小：446kb | 下载：0

[VHDL编程] lab1a

说明：这个是一个简单的VHDL testbench程序，让你简单清楚的了解如何写一个testbench-this is a simple vhdl testbench program, it is very easy for you to understand how to write a testbench program
<高靖博> 在 2025-06-07 上传 | 大小：447kb | 下载：0

[VHDL编程] demo5-charlcd1

说明：继电器和示波器的延迟效应在算法上的解释，属于自动化行业的一些源程序-Relay and the scope of the delayed effects on the interpretation of the algorithm, are some of the automation industry source
<王博> 在 2025-06-07 上传 | 大小：447kb | 下载：0

[VHDL编程] dac2902

说明：FPGA 驱动DAC2902 程序,非常好用-FPGA Program of dac2902
<zyy> 在 2025-06-07 上传 | 大小：447kb | 下载：0

[VHDL编程] digitalled

说明：FPGA 驱动 数码管程序，非常好用，高度集成-FPGA PROGRAM IF DIGITAL LED
<zyy> 在 2025-06-07 上传 | 大小：447kb | 下载：0

[VHDL编程] fifo

说明：是在quartus　ＩＩ软件的中编写的ｆｉｆｏ模块的ｖｅｒｉｌｏｇ　ＨＤＬ硬件描述语言代码，提供给大家希望对大家有一定的而帮助。-fjwe fe w w4 twtw43t4 t3fsjs fsd f swefw gewr ge ger g e t 3ewutowj otweu to teow t3o tewr to t3t t3e rtweo t3w 34 t34 o3tjwkl sj ter k.
<李万林> 在 2025-06-07 上传 | 大小：447kb | 下载：0

[VHDL编程] miaobiao

说明：基于Max+plus2软件的Verilog VHDL语言的按键控制数码管显示秒表-Based on Max+plus2 software Verilog VHDL language button control digital display stopwatch
<lzhf> 在 2025-06-07 上传 | 大小：447kb | 下载：0

[VHDL编程] f_adder

说明：ise13.2环境下vhdl编写的全加器+仿真波形-ise13.2 vhdl prepared under the full adder+ simulation waveforms
<初末> 在 2025-06-07 上传 | 大小：447kb | 下载：0

[VHDL编程] CPLDpro

说明：模拟量输入卡CPLD程序，包括比较器，计数器等。-Analog Input Card CPLD procedures, including comparators, counters and so on.
<杨洋> 在 2025-06-07 上传 | 大小：447kb | 下载：0

[VHDL编程] led_flsah

说明：VHDL语言实现数码管动态显示，修改引脚即可下载实现-The VHDL language implements the digital tube dynamic display
<何婷> 在 2025-06-07 上传 | 大小：447kb | 下载：0

[VHDL编程] ALU_4bit

说明：4-bit ALU in verilog
<khang7 > 在 2025-06-07 上传 | 大小：447kb | 下载：0

[VHDL编程] 现有16位寄存器。初始值为0

说明：现有16位寄存器。初始值为0。每个时钟周期寄存器的值会左移1位，并且将输入的数据data_in作为寄存器的最低位，寄存器原来的最高位将被丢弃。要求每个周期实时输出该16位寄存器对7求余的余数data_out[20]。(Existing 16 bit register. The initial value is 0. The value of each clock cycle register will shift 1 bit to the left, and the input data wil
<echokiii> 在 2025-06-07 上传 | 大小：447kb | 下载：4