资源列表
[VHDL编程] asyn_FIFOandFPGAdesign
说明：一篇关于FIFO设计以及FPGA设计的文章-FIFO 1 on the design and FPGA design article<Roger> 在 2025-07-23 上传 | 大小：443kb | 下载：0
[VHDL编程] THXS3EI-I_student_final
说明：tinghua FPGA ziliao -tinghua FPGA ziliao<jasper lee> 在 2025-07-23 上传 | 大小：443kb | 下载：0
[VHDL编程] QuartusII_Usage
说明：这是一个关于VHDL开发环境QUARTUS的电子书，里面详细的介绍了QUARTUS的使用。-This is a development environment, Quartus VHDL about the e-book, which describes in detail the use of Quartus.<lesslie> 在 2025-07-23 上传 | 大小：443kb | 下载：0
[VHDL编程] Actel_Igloo_nano_UART
说明：This FPGA project include a simple version of the UART for Actel Igloo nano.<badfox> 在 2025-07-23 上传 | 大小：443kb | 下载：0
[VHDL编程] shuzizhong
说明：多功能数字钟的设计，可显示时－分－秒、整点报时、小时和分钟可调等基本功能。-Multifunction digital clock designed to display- minutes- seconds, the whole point timekeeping, hours and minutes, adjustable and other basic functions.<huangdeyi> 在 2025-07-23 上传 | 大小：443kb | 下载：0
[VHDL编程] simpleCPUdesign
说明：本文档介绍了一个简单的单周期CPU，和流水线CPU的实现过程。 这是我们完成伯克利大学EECS系计算机系统结构课程的实验文档，实验信息见http://www-inst.eecs.berkeley.edu/~cs152/fa05/-This document describes a simple single-cycle CPU, and CPU pipeline implementation process. This is the complete Berkeley EECS Departme<Matgek> 在 2025-07-23 上传 | 大小：443kb | 下载：0
[VHDL编程] CDMA_MULT3_ise9migration
说明：CDMA Source code and documentation<hr> 在 2025-07-23 上传 | 大小：443kb | 下载：0
[VHDL编程] Verilog-数字频率计
说明：verilog数字频率计设计,内容挺详细(Verilog Frequence Measure)<Select_Ser > 在 2025-07-23 上传 | 大小：444kb | 下载：0
[VHDL编程] 2
说明：VHDL代码，一些课本的小程序。包含3线-8线译码器，4选1选择器，6层电梯，8线-3线编码器，8线-3线优先编码器，8选1，BCD-7段显示译码器真值表，半加器，摩尔状态机，数字时钟，序列检测器的设计，一般状态机等等。(VHDL code, some textbooks for small programs. It includes 3 line -8 line decoder, 4 selector 1 selector, 6 elevator, 8 line -3 encoder, 8 l<zidting> 在 2025-07-23 上传 | 大小：444kb | 下载：0