[VHDL编程] bpsk

说明：基于FPGA的BPSK数字调制器的实现，对于学习通信专业的人应该有些帮助-FPGA-Based Digital Modulator BPSK, for people to learn communication professional should be some help
<李博> 在 2025-07-15 上传 | 大小：422kb | 下载：0

[VHDL编程] pwm

说明：FPGA控制的 PWM LED程序 较为复杂 有助于新手进阶参考-FPGA PWM LED control is more complicated procedures will help novices Advanced Reference
<cood> 在 2025-07-15 上传 | 大小：422kb | 下载：0

[VHDL编程] FIFO

说明：运用Verilog 语言对FPGA实现同步的FIFO的数据缓存和传输功能。-FPGA Verilog language used to synchronize the FIFO data buffer and transmission functions.
<张伟> 在 2025-07-15 上传 | 大小：422kb | 下载：0

[VHDL编程] clock

说明：在FPGA下用VHDL语言设计的数字钟程序-Under the FPGA design using VHDL, digital clock program
<钟辉泉> 在 2025-07-15 上传 | 大小：422kb | 下载：0

[VHDL编程] face-detection

说明：基于fpga的人脸识别，包括硬件平台的搭建的详细过程，人脸识别算法的详细程序代码。-Fpga-based face recognition, including the hardware platform to build a detailed process of face recognition algorithm detailed code.
<tiger> 在 2025-07-15 上传 | 大小：422kb | 下载：0

[VHDL编程] music_player

说明：用 alter FPGA 实现的music音频播放-Music with alter FPGA implementation of audio player
<> 在 2025-07-15 上传 | 大小：422kb | 下载：0

[VHDL编程] jtd

说明：用VerilogHDL 实现交通灯的设计，分为主干道和乡村公路，当乡村公路无车时一直保持乡村公路红灯-VerilogHDL achieve with the design of traffic lights, is divided into main roads and rural roads, rural roads when the car has maintained a rural road without a red light
<王海> 在 2025-07-15 上传 | 大小：422kb | 下载：0

[VHDL编程] shiyan5

说明：东西南北两向交通灯，分有红黄绿三色，东西为主干道59秒倒计时，南北为辅道34秒倒计时，绿灯变黄灯时黄灯闪3秒跳转为红灯-Two traffic lights to the west, south, divided into red green and yellow three-color, 59 seconds countdown thing for the main road, north-south secondary road 34 seconds countdown, when the
<rmm> 在 2025-07-15 上传 | 大小：422kb | 下载：0

[VHDL编程] ad7715-5

说明：AD 16 bit adc manual ad7715
<Niko> 在 2025-07-15 上传 | 大小：422kb | 下载：0

[VHDL编程] bit4_4

说明：利用verilog语言编写的控制4个继电器开关动作的程序， 采用RS232通信-Verilog language program control the four relay switch action RS232 communication
<张思文> 在 2025-07-15 上传 | 大小：422kb | 下载：0

[VHDL编程] serial_number_check

说明：序列检测，学习verilog三段式状态机的经典例程，modelsim仿真无误-Sequence Detection, three-state machine learning verilog classic routines, modelsim simulation is correct
<> 在 2025-07-15 上传 | 大小：422kb | 下载：0

[VHDL编程] 1302

说明：DS1302时钟芯片控制程序。在数码管上显示时间。-DS1302 clock chip control procedures. In the digital tube display time.
<孙帅斌> 在 2025-07-15 上传 | 大小：422kb | 下载：0